Convertidor de tiempo a digital de conformación de ruido.

Un procedimiento de medición de una diferencia de tiempo entre una señal de interés (INICIO) y una señal dereferencia (REF),

que comprende:

hacer funcionar un oscilador controlado digitalmente, DCO, en una primera frecuencia (f1) durante una primera partedel periodo de señal de referencia;

cambiar la frecuencia de funcionamiento del DCO de la primera frecuencia a una segunda frecuencia (f2) durante elperiodo de señal de referencia en función de la diferencia de tiempo entre la señal de interés y la señal dereferencia;

contar continuamente (120) el número de transiciones de señal que se producen en una salida del DCO durante elperiodo de señal de referencia; y

estimar (130) la diferencia de tiempo entre la señal de interés y la señal de referencia en función del número detransiciones de señal contadas durante el periodo de señal de referencia.

Convertidor de tiempo a digital de conformación de ruido

Campo técnico La presente invención se refiere en general a convertidores de tiempo a digital y, más en particular, se refiere a convertidores de tiempo a digital de conformación de ruido.

Antecedentes Un convertidor de tiempo a digital (TDC) proporciona una representación digital del tiempo de llegada de cada pulso entrante de una señal. Un TDC puede formarse conectando entre sí una cadena de inversores. Un pulso de inicio se propaga a través de la cadena de inversores y se muestrea con un pulso de finalización. El número de inversores a través de los cuales pasa el pulso de inicio proporciona una medida digital del tiempo de inicio a fin. La resolución asociada a este tipo de TDC está normalmente limitada por el retardo de puerta de los inversores, el cual depende en gran medida de la corriente, la tensión y la temperatura. Además, la linealidad del TDC es limitada debido a los desajustes del dispositivo y normalmente se compensa por la velocidad y la resolución. Se necesitan fases de inversores relativamente pequeños para mejorar la resolución del TDC ya que los inversores pequeños tienen una capacitancia parásita reducida. Sin embargo, se necesitan fases de inversores relativamente grandes para mejorar los desajustes y la linealidad del dispositivo. Pueden utilizarse técnicas de corrección digitales y procedimientos estadísticos para linealizar la función de transferencia del TDC, pero la resolución permanece limitada por el retardo de puerta.

Otro tipo de TDC es la línea de retardo Vernier, la cual utiliza la diferencia de retardo entre dos líneas de retardo. Sin embargo, los desajustes del dispositivo tienen un mayor impacto negativo en la linealidad de los TDC de tipo Vernier. Además, una línea de retardo muy larga es necesaria para conseguir una gama dinámica suficiente. Otros tipos de TDC utilizan un oscilador en anillo, el cual se activa cuando se inicia la medición de periodo de tiempo y se desactiva cuando termina la medición de periodo de tiempo. La conmutación puede realizarse colocando puertas en las celdas del inversor. La activación y desactivación del oscilador en anillo de esta manera fija los nodos internos del TDC a un estado de alta impedancia cuando se desactivan. La conformación de ruido se produce cuando las capacitancias parásitas del oscilador en anillo mantienen sus tensiones durante el estado inactivo de alta impedancia. Los TDC basados en osciladores en anillo pueden conseguir una resolución relativamente alta y mitigar los efectos de los desajustes de transistor. Sin embargo, el estado inactivo de alta impedancia crea una gran sensibilidad al ruido y a las corrientes de fuga. Por ejemplo, los TDC convencionales basados en osciladores en anillo experimentan altas corrientes de fuga, las cuales afectan a las tensiones del oscilador durante los estados de alta impedancia. Con un proceso de escalado, la corriente de fuga se agrava y depende en gran medida de la temperatura. Además, se introducen corrientes de ruido en los nodos de alta impedancia, lo que también afecta a las tensiones del oscilador. Además, las tensiones de los nodos de alta impedancia pueden verse afectadas negativamente por la inyección de cargas durante la conmutación. Pueden producirse errores de cómputo en el estado de alta impedancia debido a los problemas mencionados anteriormente. Los TDC convencionales basados en osciladores en anillo dependen en gran medida de la tensión durante los periodos de finalización e inicio, reduciéndose el rendimiento de la conformación de ruido en los TDC.

Algunos de estos TDC de la técnica anterior se dan a conocer en el documento US 4.939.382 y en el documento de Józef Kalisz et al. titulado "Review of methods for time interval measurements with picosecond resolution; Methods for time interval measurements" METROLOGICA, INSTITUTE OF PHYSICS Publishing, BRISTOL, GB.

Sumario Un TDC incluye un oscilador que conmuta entre al menos dos frecuencias de funcionamiento diferentes para obtener mediciones digitalizadas precisas de cantidades de tiempo desconocidas. El TDC implementa conformación de ruido de cuantificación para obtener resultados de medición de tiempo altamente precisos. Además, la linealidad del TDC aumenta aleatorizando los errores introducidos por los desajustes entre los dispositivos de transistor. El TDC puede utilizarse en varias aplicaciones tales como un bucle digital de enganche de fase (DPLL) . La utilización del TDC de alta precisión en un DPLL reduce el ruido de cuantificación y la necesidad de filtrado. Esto permite a su vez la utilización de mayores anchos de banda. Un mayor ancho de banda mejora el filtrado de ruido del oscilador y reduce el tiempo de estabilización del oscilador, ahorra energía y permite el uso de esquemas de modulación polares para los transmisores. La mejor linealidad del TDC elimina además la necesidad de un sistema de circuitos adicional para compensar la no linealidad, reduciéndose de este modo la complejidad del circuito, los costes de desarrollo y el consumo de energía.

Según una realización, el TDC incluye un oscilador controlado digitalmente, un circuito contador y un circuito de evaluación. El oscilador controlado digitalmente funciona en una primera frecuencia durante una primera parte de un periodo de una señal de referencia y cambia la frecuencia de funcionamiento de la primera frecuencia a una segunda frecuencia durante el periodo de señal de referencia en función de una diferencia de tiempo entre una señal de interés y la señal de referencia. El circuito contador cuenta continuamente el número de transiciones de señal que se producen en una salida del oscilador controlado digitalmente durante el periodo de señal de referencia. El circuito de evaluación estima la diferencia de tiempo entre la señal de interés y la señal de referencia en función del número de transiciones de señal contadas durante el periodo de señal de referencia.

Evidentemente, la presente invención no está limitada a las características y ventajas anteriores. Los expertos en la técnica reconocerán características y ventajas adicionales tras la lectura de la siguiente descripción detallada y tras observar los dibujos adjuntos.

Breve descripción de los dibujos La figura 1 es un diagrama de bloques de una realización de un convertidor de tiempo a digital de conformación de ruido.

La figura 2 es un cronograma que ilustra la generación de una señal de pulso utilizada para controlar el funcionamiento del convertidor de tiempo a digital de la figura 1.

Las figuras 3 y 4 son cronogramas asociados al funcionamiento del convertidor de tiempo a digital de la figura 1.

La figura 5 es un gráfico que ilustra las operaciones de cómputo y de cuantificación de errores del convertidor de tiempo a digital de la figura 1.

Las figuras 6 a 8 ilustran el convertidor de tiempo a digital de la figura 1 en diferentes fases de la transformación en el dominio z.

Las figuras 9 a 12 ilustran diferentes fases de un modo de calibración llevado a cabo para el convertidor de tiempo a digital de la figura 1.

La figura 13 es un diagrama de bloques de una realización de un bucle digital de enganche de fase que incluye el convertidor de tiempo a digital de la figura 1.

Descripción detallada La figura 1 ilustra una realización de un convertidor de tiempo a digital (TDC) 100. El TDC 100 incluye un oscilador controlado digitalmente (DCO) 110, un circuito contador 120, un circuito de evaluación 130 y un generador de pulsos 140. El TDC 100 utiliza conformación de ruido para proporcionar resultados de medición de tiempo de resolución muy alta. Cuando el TDC 100 funciona en una frecuencia (REF) varias veces mayor que el ancho de banda de la señal de interés (INICIO) , el TDC 100 tiene una relación de señal a ruido (SNR) relativamente alta en comparación con TDC convencionales de no conformación de ruido. Además, el TDC 100 lleva a cabo una conformación de ruido de cuantificación llevando el ruido de cuantificación hacia frecuencias más altas. El ruido de alta frecuencia puede filtrarse opcionalmente, lo que proporciona un aumento eficaz de la SNR dependiendo de la relación de sobremuestreo utilizada por el TDC 100.

El ruido de cuantificación conformado puede modelarse como ruido blanco filtrado por un filtro diferenciador. En un sistema muestreado, la función de transferencia de un filtro diferenciador puede describirse de la siguiente manera:

La función de transferencia de ruido representada por la ecuación (1) puede realizarse tomando la diferencia entre los errores de cuantificación de las muestras de medición actuales y anteriores generadas por cualquier sistema de medición de cuantificación.... [Seguir leyendo]

1. Un procedimiento de medición de una diferencia de tiempo entre una señal de interés (INICIO) y una señal de referencia (REF) , que comprende:

hacer funcionar un oscilador controlado digitalmente, DCO, en una primera frecuencia (f1) durante una primera parte del periodo de señal de referencia;

cambiar la frecuencia de funcionamiento del DCO de la primera frecuencia a una segunda frecuencia (f2) durante el periodo de señal de referencia en función de la diferencia de tiempo entre la señal de interés y la señal de referencia;

contar continuamente (120) el número de transiciones de señal que se producen en una salida del DCO durante el periodo de señal de referencia; y

estimar (130) la diferencia de tiempo entre la señal de interés y la señal de referencia en función del número de transiciones de señal contadas durante el periodo de señal de referencia.

2. El procedimiento según la reivindicación 1, que comprende cambiar la frecuencia de funcionamiento del DCO de la primera frecuencia a la segunda frecuencia más pronto en el periodo de señal de referencia cuando la diferencia de tiempo es relativamente grande y más tarde en el periodo de señal de referencia cuando la diferencia de tiempo es relativamente pequeña.

3. El procedimiento según la reivindicación 1, que comprende:

aumentar un valor de cómputo en ejecución cada vez que se produce una transición de señal en la salida del DCO sobre una pluralidad de periodos de señal de referencia; almacenar el valor de cómputo en ejecución acumulado durante cada periodo de señal de referencia; y comparar los valores de cómputo en ejecución almacenados para periodos de señal de referencia consecutivos.

4. El procedimiento según la reivindicación 1, que comprende determinar la primera y la segunda frecuencia durante un modo de calibración.

5. El procedimiento según la reivindicación 4, que comprende determinar la primera y la segunda frecuencia en función de un número medio temporal de transiciones de señal observadas en la salida del DCO durante el modo de calibración.

6. El procedimiento según la reivindicación 1, que comprende:

generar un pulso que tiene un ancho correspondiente a la diferencia de tiempo entre la señal de interés y la señal de referencia; y

hacer funcionar el DCO en la primera frecuencia cuando el pulso baja y en la segunda frecuencia cuando el pulso está activo.

7. El procedimiento según la reivindicación 6, que comprende: activar el pulso en respuesta a una transición de flanco de subida en la señal de interés; y terminar el pulso en respuesta a una transición de flanco de subida en la señal de referencia.

8. El procedimiento según la reivindicación 6, que comprende extender el ancho del pulso en un retardo fijo.

9. El procedimiento según la reivindicación 6, que comprende introducir el pulso en el DCO como uno o más bits de sintonización de frecuencia.

10. El procedimiento según la reivindicación 1, en el que la señal de interés es una salida de un bucle digital de enganche de fase.

11. Un convertidor de tiempo a digital, que comprende:

un oscilador controlado digitalmente, DCO, configurado para funcionar en una primera frecuencia (f1) durante una primera parte de un periodo de una señal de referencia (REF) y para cambiar la frecuencia de funcionamiento de la primera frecuencia a una segunda frecuencia (f2) durante el periodo de señal de referencia en función de una diferencia de tiempo entre una señal de interés (INICIO) y la señal de referencia;

un circuito contador (120) configurado para contar continuamente el número de transiciones de señal que se producen en una salida del DCO durante el periodo de señal de referencia; y

un circuito de evaluación (130) configurado para estimar la diferencia de tiempo entre la señal de interés y la señal de referencia en función del número de transiciones de señal contadas durante el periodo de señal de referencia.

12. El convertidor de tiempo a digital según la reivindicación 11, en el que el DCO está configurado para cambiar de la primera frecuencia a la segunda frecuencia más pronto en el periodo de señal de referencia cuando la diferencia de tiempo es relativamente grande y más tarde en el periodo de señal de referencia cuando la diferencia de tiempo es relativamente pequeña.

13. El convertidor de tiempo a digital según la reivindicación 11, en el que el circuito contador está configurado para aumentar un valor de cómputo en ejecución cada vez que se produce una transición de señal en la salida del DCO sobre una pluralidad de periodos de señal de referencia, para almacenar el valor de cómputo en ejecución acumulado durante cada periodo de señal de referencia y para comparar los valores de cómputo en ejecución almacenados para periodos de señal de referencia consecutivos.

14. El convertidor de tiempo a digital según la reivindicación 11, en el que el circuito de evaluación está configurado para determinar la primera y la segunda frecuencia durante un modo de calibración.

15. El convertidor de tiempo a digital según la reivindicación 14, en el que el circuito de evaluación está configurado para determinar la primera y la segunda frecuencia en función de un número medio temporal de transiciones de señal observadas en la salida del DCO durante el modo de calibración.

16. El convertidor de tiempo a digital según la reivindicación 11, que comprende un circuito de generación de pulsos configurado para generar un pulso que tiene un ancho correspondiente a la diferencia de tiempo entre la señal de interés y la señal de referencia y en el que el DCO está configurado para funcionar en la primera frecuencia cuando el pulso baja y en la segunda frecuencia cuando el pulso está activo.

17. El convertidor de tiempo a digital según la reivindicación 16, en el que el circuito de generación de pulsos está configurado para activar el pulso en respuesta a una transición de flanco de subida en la señal de interés y para terminar el pulso en respuesta a una transición de flanco de subida en la señal de referencia.

18. El convertidor de tiempo a digital según la reivindicación 16, en el que el circuito de generación de pulsos está configurado para extender el ancho del pulso en un retardo fijo.

19. El convertidor de tiempo a digital según la reivindicación 16, en el que el pulso se introduce en el DCO como uno

o más bits de sintonización de frecuencia.

20. Un bucle digital de enganche de fase que comprende el convertidor de tiempo a digital según la reivindicación 11.