MÉTODO Y APARATO DE GENERACIÓN DE LA SEÑAL DE REALIMENTACIÓN EN CONVERTIDORES ANALÓGICO A DIGITAL SIGMA-DELTA.

Un convertidor digital a analógico (DAC) (50) para la generación de una señal de realimentación de conversión (ifb(t)) en un convertidor analógico a digital (ADC) tipo sigma-delta (40),

el DAC que funciona como un generador de pulsos de corriente y que comprende: un circuito condensador (52) configurado para ser precargado con un voltaje de referencia para cada ciclo de realimentación del ADC; y que se caracteriza porque comprende además: un circuito resistivo (58) para la transferencia de la carga entre el circuito condensador y un filtro de lazo del ADC en cada ciclo de realimentación; dicho circuito resistivo (58) configurado para variar su resistencia durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión

CAMPO TÉCNICO La presente invención se refiere generalmente a los métodos y aparatos de conversión analógico a digital sigmadelta, y concretamente se refiere a la generación de la señal de realimentación mejorada de allí dentro.

ANTECEDENTES Los convertidores analógico a digital (ADC) sigma-delta representan una elección popular para una amplia gama de aplicaciones de conversión analógico a digital, que incluyen las aplicaciones científicas e industriales de precisión, y en aplicaciones de procesamiento de señal digital, tales como dentro de los transceptores digitales de comunicación. Sus ventajas incluyen el aumento de la viabilidad con avances continuos en la tecnología de circuitos integrados, y la capacidad de desplazar el ruido de cuantización bien fuera de la gama de frecuencias de interés.

La Fig. 1 ilustra un simple ejemplo de un convertidor analógico a digital (ADC) sigma-delta de primer orden 10 de acuerdo con una disposición conocida, la cual incluye un filtro de lazo 12, un cuantizador 14, un filtro de diezma 16, y un convertidor digital a analógico (DAC) 18. De acuerdo con el funcionamiento bien conocido, el filtro de lazo 12 recibe una señal analógica de entrada u, la combina con una señal de realimentación de conversión analógica va, y genera una señal de salida del filtro de lazo correspondiente y. A su vez, el cuantizador 14 aquí, mostrado como un cuantizador de bit único pone a la salida un valor digital, por ejemplo, 1 o 0, que indica si la señal de salida del filtro de lazo y está por encima o por debajo de un valor de referencia. Por ejemplo, el valor de referencia para el cuantizador 14 es 0, de manera que pone a la salida un 1 digital si su entrada es positiva y un 0 digital si su entrada es negativa. La secuencia digital vd, puesta a la salida por el cuantizador 14 acciona el DAC 18, el cual convierte la realimentación digital en la señal de realimentación de conversión (analógica) antes mencionada va.

La Fig. 2 ofrece detalles adicionales para el ADC 10, en el que el filtro de lazo 12 incluye un amplificador de integración único 20 que tiene una resistencia de señal de entrada 22 y un condensador de realimentación 24. El cuantizador 14 incluye un circuito de cuantización 26 que compara su señal de entrada con una señal de referencia en instantes de tiempo accionados por una señal de reloj aplicada. De más interés, el DAC 18 se configura como una fuente de corriente conmutada e incluye un resistor 30 en el camino de realimentación de conversión, el cual se acopla conmutablemente a través de conmutador 32 a una referencia de señal (por ejemplo, tierra) y + VREF. Los 1 y 0 en la secuencia digital generada por el cuantizador 14 accionan el conmutador 32 para determinar si + VREF o VREF se acopla al filtro de lazo 12 a través de la resistencia 30 en cada ciclo de realimentación del ADC 10.

Por lo tanto, en cada ciclo de realimentación, el DAC 18 genera un pulso de corriente positivo (o negativo) (indicado como un pulso “SI” para indicar la base de la fuente de corriente conmutada para la generación del pulso) que refleja el valor de la salida del bit digital por el cuantizador 14 para ese ciclo. Es importante que el DAC 18 genere el pulso de corriente consistentemente en cada ciclo, de manera que se transfiera la misma cantidad de carga entre el DAC 18 y el filtro de lazo 12 en cada ciclo de realimentación. La configuración de la fuente de corriente del DAC 18 funciona bien a ese respecto, con la Fig. 3 que ilustra un pulso ejemplo de corriente que va positiva para la señal de realimentación de conversión. No obstante, uno ve a partir de la forma de onda de la ilustración representada en la Fig. 3 que el pulso de corriente de la señal de realimentación de conversión mantiene su magnitud completa a través de la anchura del pulso completa, de manera que al final del ciclo de realimentación, tiempo TP, la corriente de la señal está aún a plena magnitud.

Con esta condición de terminación del pulso de alta corriente, la cantidad total de carga, Qtot, transferida por el DAC 18 en cada ciclo de realimentación es drásticamente dependiente de la anchura del pulso. Cualquier fluctuación en la señal de reloj del ciclo de realimentación, es decir, la fluctuación en la señal de reloj que establece la anchura del pulso de la señal de realimentación de conversión, puede aumentar o disminuir sustancialmente la cantidad de carga transferida en un ciclo de realimentación dado, conduciendo a imprecisión en el ADC 10.

La Fig. 4 ilustra otra disposición conocida para el ADC sigma-delta 10, la cual aborda los asuntos de la sensibilidad a la fluctuación del reloj. Aquí, el DAC 18 usa un condensador 34 para la transferencia de la carga en cada ciclo de realimentación, en el que se carga el condensador a + VREF. Por el contrario a la configuración del DAC de la Fig. 1, la configuración aquí proporciona una corriente de la señal de realimentación de conversión decreciente, como se ilustra en la Fig. 5, que decae a algún umbral inferior, Ir, en el tiempo TP. Debido a que la magnitud de corriente de la señal de realimentación de conversión es relativamente baja al final del ciclo de realimentación, la cantidad total de carga transferida durante el ciclo de realimentación no cambia mucho con la fluctuación del reloj. Desafortunadamente, se deben tolerar corrientes de pico relativamente altas en esta configuración, y la presencia de estas corrientes de pico altas aumentan el consumo de potencia DC, e impone ganancia de ancho de banda alta (GBW) y requerimientos de velocidad de exploración en el amplificador de integración 20 en el filtro de lazo 12.

Los ejemplos anteriores ilustran de esta manera el uso de un DAC basado en la fuente de corriente que reduce o elimina las corrientes de pico altas pero presenta alta sensibilidad a la fluctuación del reloj, y un DAC basado en condensador que presenta buena sensibilidad a la fluctuación del reloj pero impone alto GBW y requerimientos de velocidad de exploración en los amplificadores de integración debido a sus corrientes de pico altas, y provoca mayor consumo de corriente DC. Como tal, ambos planteamientos comprometen el diseño y el rendimiento de los ADC sigma-delta.

La US 2005/206543 A1 describe un convertidor digital a analógico (DAC) para la generación de una señal de realimentación de conversión en un convertidor analógico a digital (ADC) tipo sigma – delta, el ADC que funciona como un generador de pulsos de corriente y que comprende un circuito de condensador configurado para ser precargado a un voltaje de referencia durante cada ciclo de realimentación del ADC, que presenta tanto baja sensibilidad a la fluctuación del reloj como reduce o elimina las corrientes de pico altas cargando y descargando continuamente el condensador en el circuito condensador para el desplazamiento de una carga constante a o desde el filtro de lazo, usando conmutadores situados en ambos lados del condensador, de manera que no ocurren saltos de voltaje en el filtro de lazo.

COMPENDIO Los convertidores analógico a digital (ADC) sigma-delta ofrecen una serie de ventajas de funcionamiento, que incluyen la formación del ruido de cuantización, pero son sensibles a las características y el rendimiento de los convertidores digital a analógico (DAC) usados comúnmente en sus caminos de realimentación de conversión. Para ese fin, un método y el aparato enseñado aquí dentro proporciona un DAC mejorado para usar en el camino de realimentación de conversión de un ADC sigma-delta. El DAC usa la formación del pulso de corriente para generar una señal de realimentación de conversión en cada ciclo de realimentación del ADC que proporciona una transferencia de carga consistente para la conversión digital precisa y tiene una forma del pulso de corriente controlada. En al menos una realización, el control del pulso de corriente limita una corriente de pico de la señal de realimentación de conversión, produciendo por ello reducciones proporcionales en el consumo de corriente DC y la ganancia de ancho de banda (GBW) y los requerimientos de velocidad de exploración del amplificador de integración del ADC. Además el control del pulso de corriente limita la corriente residual (de terminación) en cada ciclo de realimentación, produciendo por ello ganancias proporcionales en insensibilidad a la fluctuación del reloj (ciclo de realimentación) para los ADC sigma-delta de tiempo continuo (CT).

En una realización, un DAC para la generación de una señal de realimentación de conversión en un ADC tipo sigmadelta funciona como un generador de pulsos de corriente y comprende... [Seguir leyendo]

1. Un convertidor digital a analógico (DAC) (50) para la generación de una señal de realimentación de conversión (ifb(t)) en un convertidor analógico a digital (ADC) tipo sigma-delta (40), el DAC que funciona como un generador de pulsos de corriente y que comprende:

un circuito condensador (52) configurado para ser precargado con un voltaje de referencia para cada ciclo de realimentación del ADC; y que se caracteriza porque comprende además: un circuito resistivo (58) para la transferencia de la carga entre el circuito condensador y un filtro de lazo del ADC en cada ciclo de realimentación; dicho circuito resistivo (58) configurado para variar su resistencia durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión.

 2. El DAC de la reivindicación 1, en el que la forma de pulso de corriente deseada se define como una cantidad de carga deseada a ser transferida en cada ciclo de realimentación y los valores de corriente máxima y residual deseados para la señal de realimentación de conversión en cada ciclo de realimentación.

3. El DAC de la reivindicación 1, en el que el circuito resistivo (58) se configura para presentar una resistencia máxima en un comienzo de un ciclo de realimentación y reducir su resistencia durante el ciclo de realimentación, y presentar por ello una resistencia mínima en un final del ciclo de realimentación.

4. El DAC de la reivindicación 3, en el que el circuito resistivo (58) incluye uno de un dispositivo transistor de paso cuya señal de polarización se cambia sobre el ciclo de realimentación, o una red de resistencias en serie o en paralelo cuyo número de resistencias activamente conectadas en paralelo o en serie se cambia durante el ciclo de realimentación.

5. El DAC de la reivindicación 1, en el que el circuito resistivo (58) comprende un dispositivo de resistencia variable

(60) y un circuito de control de resistencia (62), y en el que el circuito de control de resistencia se configura para variar la resistencia del dispositivo de resistencia continuamente variable durante cada ciclo de realimentación.

6. El DAC de la reivindicación 5, en el que el dispositivo de resistencia continuamente variable (60) comprende un transistor de paso, y en el que el circuito de control de resistencia (62) comprende un circuito de control de polarización dinámico que se configura para ajustar una o más señales de polarización del transistor de paso durante cada ciclo de realimentación de acuerdo con la forma del pulso de corriente deseada de la señal de realimentación de conversión.

7. El DAC de la reivindicación 5, en el que el circuito de control de resistencia (62) se configura para controlar la resistencia del dispositivo de resistencia continuamente variable (60) durante cada ciclo de realimentación disminuyendo la resistencia del circuito resistivo según se descarga el circuito condensador durante cada ciclo de realimentación.

8. El DAC de la reivindicación 1, en el que el circuito resistivo (58) comprende una red de resistencias en paralelo

o en serie acopladas al circuito condensador a través de un circuito de control de resistencia que, durante cada ciclo de realimentación, se configura para aumentar con el tiempo el número de resistencias en paralelo que acoplan el circuito condensador a un nodo de salida del circuito resistor, o para disminuir con el tiempo el número de resistencias en serie que acoplan el circuito condensador al nodo de salida del circuito resistivo.

9. El DAC de la reivindicación 8, en el que el circuito de control de resistencia (62) comprende un circuito de retardo de conmutación que genera las señales de activación de conmutación sucesivamente retardadas durante cada ciclo de realimentación, en el que cada señal de activación de conmutación aumenta el número de resistencias en paralelo que acoplan el circuito condensador al nodo de salida del circuito resistivo, o disminuye el número de resistencias en serie que acoplan el circuito condensador al nodo de salida del circuito resistivo.

10. El DAC de la reivindicación 9, en el que el circuito de retardo de conmutación se configura para tener retardos de conmutación uniformemente espaciados.

11. El DAC de la reivindicación 9, en el que el circuito de retardo de conmutación se configura para tener retardos de conmutación no uniformemente espaciados, y en el que los retardos de conmutación del circuito de retardo de conmutación están espaciados de manera más próxima en el tiempo durante una parte final de cada ciclo de realimentación, comparado con una parte de comienzo de cada ciclo de realimentación.

12. Un ADC tipo sigma-delta que incluye un camino de realimentación de conversión exterior accionado por el DAC de la reivindicación 1, y un camino de realimentación de conversión interior accionado por un DAC fuente de la corriente conmutada.

13. Un receptor de comunicación inalámbrico que incluye un ADC sigma-delta para la digitalización de la señal recibida, dicho ADC sigma-delta que tiene el DAC de la reivindicación 1.

14. Un método de generación de una señal de realimentación de conversión (ifb(t)) en un convertidor analógico a digital (ADC) tipo sigma-delta (40), el método que comprende:

generar la señal de realimentación de conversión en cada ciclo de realimentación del ADC como un pulso de corriente desde un circuito condensador (52); y que se caracteriza por variar una resistencia serie (60) asociada con el circuito condensador durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión.

 15. El método de la reivindicación 14, que además comprende la definición de la forma del pulso de corriente deseada en base a una cantidad de carga deseada a ser transferida en cada ciclo de realimentación y los valores de corriente máximos y residuales para la señal de realimentación de conversión en cada ciclo de realimentación.

16. El método de la reivindicación 15, que además comprende la determinación del valor de la corriente máxima deseada de acuerdo con un límite de ganancia de ancho de banda del filtro de lazo.

17. El método de la reivindicación 15, que además comprende la determinación del valor de la corriente residual deseada de acuerdo con un nivel deseado de insensibilidad a la fluctuación del reloj.

18. El método de la reivindicación 14, en el que la variación de una resistencia serie asociada con el circuito condensador durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión comprende progresar desde una resistencia alta a una resistencia baja durante cada ciclo de realimentación.

19. El método de la reivindicación 18, en el que el progreso desde una resistencia alta a una resistencia baja durante cada ciclo de realimentación comprende uno de cambiar la señal de polarización de un dispositivo transistor de paso durante el ciclo de realimentación, o cambiar el número de resistencias activamente conectadas en una red de resistencias en paralelo o en serie durante el ciclo de realimentación.

20. El método de la reivindicación 14, en el que la variación de una resistencia serie asociada con el circuito condensador durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión comprende, durante cada ciclo de realimentación, controlar un dispositivo de resistencia variable (60) a través de un circuito de control de resistencia (62).

21. El método de la reivindicación 20, en el que el dispositivo de resistencia variable comprende un transistor de paso, y en el que controlar un dispositivo de resistencia variable (60) a través de un circuito de control de resistencia

(62) comprende controlar una señal de polarización del transistor de paso a través del circuito de control de resistencia.

22. El método de la reivindicación 20, en el que el dispositivo de resistencia variable comprende una red de resistencias en paralelo o en serie, y en el que controlar un dispositivo de resistencia variable (60) a través de un circuito de control de resistencia (62) comprende controlar el número de resistencias conectadas en paralelo o en serie dentro de la red de resistencias en paralelo o en serie a través del circuito de control de resistencia.

23. El método de la reivindicación 14, en el que la variación de una resistencia serie asociada con el circuito condensador durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión comprende cambiar el número de resistencias en paralelo o en serie que acoplan el circuito condensador a un filtro de lazo del ADC durante cada ciclo de realimentación.

24. El método de la reivindicación 23, en el que cambiar el número de resistencias en paralelo o en serie que acoplan el circuito condensador a un filtro de lazo del ADC durante cada ciclo de realimentación comprende, dentro de cualquier ciclo de realimentación dado, aumentar con el tiempo el número de resistencias en paralelo que acoplan el circuito condensador al filtro de lazo, o disminuir con el tiempo el número de resistencias serie que acoplan el circuito condensador al filtro de lazo.

25. El método de la reivindicación 23, en el que cambiar el número de resistencias en paralelo o en serie que acoplan el circuito condensador a un filtro de lazo del ADC durante cada ciclo de realimentación comprende generar las señales de activación de conmutación sucesivamente retardadas durante cada ciclo de realimentación, en donde cada señal de activación de conmutación aumenta el número de resistencias en paralelo que acoplan el circuito condensador al filtro de lazo, o disminuye el número de resistencias en serie que acoplan el circuito condensador al filtro de lazo.

26. El método de la reivindicación 25, que comprende la generación de las señales de retardo de conmutación de acuerdo con un espaciado de tiempo uniforme.

27. El método de la reivindicación 25, que comprende la generación de las señales de retardo de conmutación de acuerdo con un espaciado de tiempo no uniforme.

28. El método de la reivindicación 14, en el que la variación de una resistencia serie asociada con el circuito condensador durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión comprende ajustar un elemento de resistencia variable o bien continuamente

o bien discretamente sobre el ciclo de realimentación.

10 29. El método de la reivindicación 14, en el que la variación de una resistencia serie asociada con el circuito condensador durante cada ciclo de realimentación de acuerdo con una forma del pulso de corriente deseada para la señal de realimentación de conversión comprende cambiar una configuración de una red de resistencias conmutadas durante el ciclo de realimentación.