APARATO DE PROCESADO DE DATOS, APARATO DE ALMACENAMIENTO EXTERNO, SISTEMA DE PROCESADO DE DATOS Y METODO DE TRANSMISION DE DATOS.

Aparato externo que comprende: una E/S de señales para comunicar datos hacia/desde un aparato (10) de procesado de datos usando señales en serie a través de una primera línea (33) de señal5 ;

una entrada de señales de sincronización para capturar una señal de sincronización de dichos datos desde dicho aparato (10) de procesado de datos a través de una tercera línea (31) de señal, caracterizado porque dicho aparato externo comprende además una entrada de señales de control para capturar una señal de control con el fin de controlar la temporización de la transmisión de dichos datos desde dicho aparato (10) de procesado de datos a través de una segunda línea (32) de señal, en el que dicha E/S de señales está adaptada para transmitir datos a través de dicha primera línea (33) de señal en un periodo de tiempo en el que a dicha entrada de señales de control se le suministra dicha señal de control y para transmitir una señal de estado que indica un estado del funcionamiento de dicho aparato externo (20) a través de dicha primera línea (33) de señal en un periodo de tiempo en el que a dicha entrada de señales de control no se le suministra dicha señal de control

Campo de la invención

La presente invención se refiere a un aparato de procesado de datos, un sistema de procesado de datos y un método de transmisión de datos para comunicar datos a un aparato de almacenamiento externo usando una interfaz serie, y se refiere también a un aparato de almacenamiento externo adaptable al aparato de procesado 5 de datos, al sistema de procesado de datos y al método de transmisión de datos.

Anterioridades relacionadas

Hasta el momento, se ha conocido un aparato de procesado de datos al que se conecta una tarjeta de memoria que incluye un soporte de almacenamiento, tal como una memoria flash. A continuación, en referencia a los dibujos, se describirán un 10 aparato convencional de procesado de datos del tipo anterior y una tarjeta de memoria dispuesta para conectarse al aparato de procesado de datos.

Tal como se muestra en la Fig. 1, un aparato 100 de procesado de datos incluye un bloque 101 de procesado de datos, un registro 102, un circuito 103 de interfaz serie en el lado del anfitrión y un controlador 104 en el lado del anfitrión. La 15 tarjeta 110 de memoria incluye una memoria 111, un registro 112, un circuito 113 de interfaz serie en el lado de la tarjeta y un controlador 114 en el lado de la tarjeta.

El bloque 101 de procesado de datos del aparato 100 de procesado de datos lee datos almacenados en la tarjeta 110 de memoria para someter datos leídos a una variedad de procesos. Además, el bloque 101 de procesado de datos ejecuta la 20 variedad de los procesos de datos para generar datos que se escribirán en la tarjeta 110 de memoria. Es decir, el bloque 101 de procesado de datos actúa como circuito de procesado de datos para una variedad de aparatos de un tipo que utiliza la tarjeta 110 de memoria.

El registro 102 es una memoria intermedia entre el bloque 101 de procesado de 25 datos y el circuito 103 de interfaz serie del lado del anfitrión. Es decir, cuando se suministran datos desde el bloque 101 de procesado de datos al circuito 103 de interfaz serie del lado del anfitrión, el aparato 100 de procesado de datos almacena temporalmente datos en el registro 102, y a continuación suministra datos al circuito 103 de interfaz serie del lado del anfitrión. De modo similar, el aparato 100 de 30 procesado de datos almacena temporalmente datos en el registro 102, y a continuación suministra datos al bloque 101 de procesado de datos cuando se suministran datos desde el circuito 103 de interfaz serie del lado del anfitrión al bloque 101 de procesado de datos.

El circuito 103 de interfaz serie del lado del anfitrión convierte datos 35 suministrados desde el bloque 101 de procesado de datos a través del registro 102 y una orden suministrada desde el controlador 114 del lado de la tarjeta en señales en serie para suministrar las señales en serie a la tarjeta 110 de memoria. Por otra parte, el circuito 103 de interfaz serie del lado del anfitrión convierte datos de la señal en serie y la orden suministrada desde la tarjeta 110 de memoria en señales en paralelo 5 para suministrar las señales en paralelo al bloque 101 de procesado de datos y el controlador 114 del lado de la tarjeta.

El circuito 103 de interfaz serie del lado del anfitrión suministra una señal de sincronización (CLK) de datos y la orden y una señal de selección de chip (CS) a la tarjeta 110 de memoria. El circuito 103 de interfaz serie del lado del anfitrión captura 10 una señal de ocupado (OCUPADO) y una señal de interrupción (INTERRUPCIÓN) suministradas desde la tarjeta 110 de memoria.

El controlador 104 del lado del anfitrión controla la operación de procesado de datos que es realizada por el bloque 101 de procesado de datos y una operación de transmisión de datos que es realizada por el circuito 103 de interfaz serie del lado del 15 anfitrión. El controlador 104 del lado del anfitrión suministra una orden, que es una orden de control para la tarjeta 110 de memoria, a la tarjeta 110 de memoria a través del registro 112.

Por otro lado, la memoria 111 de la tarjeta 110 de memoria incluye, por ejemplo, una memoria flash, en la que se almacenan datos suministrados desde el 20 bloque 101 de procesado de datos.

El registro 112 es una memoria intermedia entre la memoria 111 y el circuito 113 de interfaz serie del lado de la tarjeta. Es decir, la tarjeta 110 de memoria almacena temporalmente datos en el registro 102, y a continuación suministra datos, que se deben escribir, a la memoria 111 cuando en la memoria 111 se escriben datos 25 suministrados desde el aparato 100 de procesado de datos. De modo similar, la tarjeta 110 de memoria almacena temporalmente datos en el registro 102, y a continuación suministra datos, que deben ser leídos, al circuito 113 de interfaz serie del lado de la tarjeta cuando el aparato 100 de procesado de datos lee datos de la memoria 111. Es decir, el registro 112 es un circuito que tiene una función para actuar como memoria 30 intermedia de páginas para la memoria flash.

El circuito 113 de interfaz serie del lado de la tarjeta es controlado por el controlador 114 del lado de la tarjeta de tal manera que convierte datos de la señal en paralelo suministrada desde la memoria 111 y la orden suministrada desde el controlador 114 del lado de la tarjeta en señales en serie para suministrar las señales 35 en serie al aparato 100 de procesado de datos. El circuito 113 de interfaz serie del lado de la tarjeta convierte datos de la señal en serie y la orden suministrada desde el aparato 100 de procesado de datos en señales en paralelo para suministrar las señales en paralelo a la memoria 111 y el controlador 114 del lado de la tarjeta.

El circuito 113 de interfaz serie del lado de la tarjeta captura la señal de 5 sincronización (CLK) de datos y la orden y la señal de selección de chip (CS) desde el aparato 100 de procesado de datos. El circuito 113 de interfaz serie del lado de la tarjeta suministra la señal de ocupado (OCUPADO) y la señal de interrupción (INTERRUPCIÓN) al aparato 100 de procesado de datos.

El controlador 114 del lado de la tarjeta controla operaciones de 10 almacenamiento, lectura y borrado de datos que son realizadas por la memoria 111 según una orden o similar suministrada desde el aparato 100 de procesado de datos. El controlador 114 del lado de la tarjeta controla la operación de transmisión de datos que es realizada por el circuito 113 de interfaz serie del lado de la tarjeta. El controlador 104 del lado del anfitrión captura, desde la tarjeta 110 de memoria, la 15 señal de ocupado y la señal de interrupción que actúan como señales de estado para la tarjeta 110 de memoria.

Una operación para transmitir datos entre el aparato 100 de procesado de datos y la tarjeta 110 de memoria se realiza a través de una línea de transmisión dispuesta entre el circuito 103 de interfaz serie del lado del anfitrión y el circuito 113 de 20 interfaz serie del lado de la tarjeta.

Entre el circuito 113 de interfaz serie del lado de la tarjeta del aparato 100 de procesado de datos y el circuito 113 de interfaz serie del lado de la tarjeta de la tarjeta 110 de memoria, hay dispuestas cinco líneas de señal consistentes en una línea de CLK, una línea de CS, una línea de DT, una línea de OCUPADO y una línea de INT. 25

A la línea de DT se le suministran datos principales, es decir, datos procesados por el bloque 101 de procesado de datos para ser escritos en la memoria 111 y datos que se deben escribir desde la memoria 111 para ser suministrados al bloque 101 de procesado de datos. Por otra parte, hacia la línea de DT se transmiten una orden que se suministra desde el aparato 100 de procesado de datos a la tarjeta 110 de memoria 30 y que actúa como orden de control y una orden que se suministra desde la tarjeta 110 de memoria al aparato 100 de procesado de datos. Es decir, a la línea de DT se transmiten bidireccionalmente datos principales y la orden constituidos en señales en serie.

Una señal de sincronización de datos principales y las órdenes que se 35 transmiten a la línea de DT se suministra desde el aparato 100 de procesado de datos a la tarjeta 110 de memoria a través de la línea de CLK.

La señal denominada de selección de chip se suministra desde el aparato 100 de procesado de datos a la tarjeta 110 de memoria a través de la línea de CS. En un periodo de tiempo en el que el nivel de la señal de selección de chip es alto, se indica 5 el hecho de que los datos principales, las órdenes y las señales de sincronización son efectivos.