PERFECCIONAMIENTOS INTRODUCIDOS EN UNA DISPOSICION DE CIRCUITOS PARA GENERAR UNA SEÑAL DE ACARREO.
DISPOSICION DE CIRCUITOS PARA GENERAR UNA SEÑAL DE ACARREO EN UNA ETAPA SUMADORA BINARIA,
QUE TIENE UN TERMINAL DE ENTRADA DE ACARREO, UN TERMINAL DE SALIDA DE ACARREO, Y UN PRIMER Y UN SEGUNDO TERMINALES DE ENTRADA DE DIGITOS BINARIOS.CONSTA DE MEDIOS DE CONMUTACION PARA CONECTAR SELECTIVAMENTE EL TERMINAL DE ENTRADA DE ACARREO AL TERMINAL DE SALIDA DE ACARREO, EN RESPUESTA A LOS VALORES DEL PRIMER Y SEGUNDO TERMINALES DE ENTRADA DE DIGITOS BINARIOS, AL ESTAR A DIFERENTES NIVELES LOGICOS; DE UN PAR DE TRANSISTORES CON ELECTRODOS DE CONTROL RESPECTIVOS; YDE UN SEGUNDO PAR DE TRANSISTORES.
Tipo: Resumen de patente/invención.
Solicitante: RCA CORPORATION.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: DAVID SARNOFF RESEARCH CENTER, PRINCETON, NUEVA JERSEY 08540.
Fecha de Solicitud: 23 de Septiembre de 1983.
Fecha de Publicación: .
Fecha de Concesión: 5 de Abril de 1984.
Clasificación Internacional de Patentes:
- G06F7/50 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 7/00 Métodos o disposiciones para el procesamiento de datos actuando sobre el orden o el contenido de los datos tratados (circuitos lógicos H03K 19/00). › Adición; Subtracción (G06F 7/483 - G06F 7/491, G06F 7/544 - G06F 7/556 tiene prioridad).
Patentes similares o relacionadas:
SUMADOR DE 1 BIT., del 1 de Febrero de 1998, de THOMSON MULTIMEDIA: POR EJEMPLO PARA LAS APLICACIONES DE VIDEO SE REQUIEREN MULTIPLICADORES RAPIDOS CON UNA ALTA RESOLUCION. PERO UNA RESOLUCION MAYOR DA COMO RESULTADO QUE SE TENGAN QUE CALCULAR […]
MODULADOR SIGMA-DELTA DIGITAL., del 16 de Mayo de 1997, de ALCATEL BELL NAAMLOZE VENNOOTSCHAP: UN MODULADOR SIGMA-DELTA DIGITAL DE SEGUNDO ORDEN EN EL QUE SE UTILIZA UN SOLO SUMADOR (AD) PARALELO MULTIBIT EN MULTIPLEX DE DIVISION DE TIEMPO […]
DISPOSITIVO DE REDUCCION DEL NUMERO DE PALABRAS DE DATOS EN OPERACIONES ARITMETICAS BINARIAS., del 16 de Enero de 1996, de ALCATEL STANDARD ELECTRICA, S.A.: DISPOSITIVO DE REDUCCION DEL NUMERO DE PALABRAS DE DATOS EN OPERACIONES ARITMETICAS BINARIAS. EN EL QUE PRIMERO SE REALIZA UNA REORGANIZACION DE LAS "M" PALABRAS […]
PROCEDIMIENTO Y SISTEMA PARA LA ADICION DE NUMEROS VARIABLES DE PUNTO FLOTANTE, del 1 de Mayo de 1992, de INTERNATIONAL BUSINESS MACHINES CORPORATION: PARA LA ADICION SUCESIVA DE UNA SERIE DE NUMEROS VARIABLES DE PUNTOS FLOTNTES SE EMPLEA UNA ETAPA DE ADICION DE PUNTOS QUE SE DISTRIBUYE […]
UN APARATO PARA REALIZAR ADICION BINARIA, del 16 de Abril de 1988, de SPERRY CORPORATION: UN APARATO PARA ADICION BINARIA QUE REDUCE EL RETARDO DE PROPAGACION AL GENERAR DOS SALIDAS DE SUMAS CONDICIONALES. LA SUMA CORRECTA SE OBTIENE […]
PERFECCIONAMIENTOS INTRODUCIDOS EN UNA DISPOSICION DE CIRCUITO DE ETAPA RESTADORA., del 16 de Abril de 1987, de RCA CORPORATION: MODIFICACIONES EN UNA DISPOSICION DE CIRCUITO DE ETAPA RESTADORA. CONSISTENTES EN UNA CIRCUITERIA OR-EXCLUSIVA QUE TIENE LOS TERMINALES […]
PERFECCIONAMIENTOS EN REGISTROS CONTADORES MULTIORDEN, del 16 de Enero de 1956, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Perfeccionamientos en registros contadores multiorden, caracterizados por la provisión de un primer circuito aceptador de cualquier entrada decimal de 0 a 9, y suministrador […]