PROCEDIMIENTO PARA LA ACTIVACION DE UNA MEMORIA COMUN DE UN SISTEMA MULTIPROCESADOR CONSTITUIDO POR SISTEMAS MICROPROCESADORES INDIVIDUALES.

Procedimiento para la activación de una memoria común de un sistema multiprocesador constituido por sistemas microprocesadores individuales,

en el que los microprocesadores individuales acceden, respectivamente, por medio de una instalación de asignación a través de un bus interno del sistema microprocesador o bus local a una instalación de adaptación correspondiente y a través de un bus del multiprocesador conectado con todos los sistema microprocesadores, al que puede acceder un sistema microprocesador, respectivamente, sólo durante el tiempo de un ciclo de acceso al bus propio del sistema, a una base de datos que se encuentra en la memoria común, teniendo en cuenta índices de prioridad adjudicados, caracterizado porque uno de los sistemas microprocesadores es controlado como sistema procesador principal (HP) y los sistemas microprocesadores restantes son controlados como
sistemas procesadores secundarios, de tal manera que la base de datos almacenada en la memoria común (Sp) solamente se puede actualizar por el sistema procesador principal (HP), en cambio las informaciones de la base de datos es legible por todos los sistemas microprocesadores, porque la instalación de asignación (ZTE) está prevista en el sistema procesador principal (HP) y porque a la instalación de asignación (ZTE) transmiten todos los sistemas microprocesadores sus solicitudes de acceso al bus por medio de informaciones correspondientes, respectivamente, a través de líneas de solicitud (A) previstas para ello, porque antes del acceso del sistema procesador principal (HP) al área de la base (DBSp) en el sentido de la actualización de la base de datos, el sistema procesador principal (HP) transmite un mensaje (M1) a través del bus del multiprocesador (MPB) a cada sistema procesador secundario (NP), con lo que se impide el acceso de todos los sistemas de procesador secundario (NP) al bus del multiprocesador (MPB) o bien al área de la base (DBSp) hasta que se realiza la actualización de la base de datos a través del sistema procesador principal (HP) o termina el acceso actual por medio de una instalación de supervisión (Z ¨ U) prevista para ello y se asigna a otro sistema procesador secundario (NP) el acceso al bus del multiprocesador de acuerdo con los índices de prioridad, porque antes del acceso de un sistema procesador secundario (NP) al área de la base (DBSp) en el sentido de la lectura de las informaciones de la base de datos, el sistema procesador secundario (NP) respectivo transmite un mensaje (M2) al sistema procesador principal (HP) a través del bus del multiprocesador (MPB), con lo que se impide el acceso del sistema procesador principal (HP) al bus del multiprocesador (MPB) o al área de la base (DBSp) en el sentido de la actualización de la base de datos hasta que todos los sistemas procesaderes secundarios (NP) que se encuentran delante del sistema procesador secundario de acuerdo con los índices de prioridad terminan, respectivamente, su acceso al área de la base (DBSp) o la instalación de supervisión (Z ¨ U) termina un acceso actual y concede al sistema procesador principal (HP) el acceso al área de la base (DBSp).

Tipo: Resumen de patente/invención.

Solicitante: SIEMENS AKTIENGESELLSCHAFT.

Nacionalidad solicitante: Alemania.

Dirección: WITTELSBACHERPLATZ 2, W-8000 MUNCHEN 2.

Inventor/es: PFEIFFER, KLAUS, KOSLER, WOLFGANG, PAULMICHL, ERICH.

Fecha de Publicación: 16 de Diciembre de 1993.

Fecha Concesión Europea: 26 de Mayo de 1993.

Clasificación Internacional de Patentes:

G06F13/18 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de procesamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › con control prioritario.
G06F15/16 G06F […] › G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de procesamiento de datos en general. › Asociaciones de dos o más computadores digitales que tienen cada uno por lo menos una unidad aritmética, una unidad de programa y un registro, p. ej. para el procesamiento simultáneo de varios programas.

Patentes similares o relacionadas:

Maximización de la calidad de servicio para la difusión en continuo de vídeos que se adaptan a la QOS a través de la configuración dinámica de la tasas de flujo en la capa de aplicaciones, del 6 de Mayo de 2020, de Hughes Network Systems, LLC: Procedimiento para difusión en continuo de datos de contenido que comprende: recibir, mediante un dispositivo de configuración de tasa de flujo de capa de aplicación […]

Difusión en continuo de tasa de bits adaptativa de medios almacenados en archivos contenedores Matroska usando protocolo de transferencia de hipertexto, del 6 de Mayo de 2020, de DIVX, LLC: Un dispositivo de reproducción configurado para realizar difusión en continuo de tasa de bits adaptativa, comprendiendo el dispositivo de reproducción un procesador […]

Método y servidor de consulta de información remota, del 29 de Abril de 2020, de Advanced New Technologies Co., Ltd: Método implementado por uno o más dispositivos informáticos, el método que comprende: recibir (S210) mediante un servidor de contenido […]

Aparato de hardware de conmutación de modo de SMP/ASMP rápido para un sistema de múltiples procesadores de alto rendimiento, baja energía y bajo coste, del 29 de Abril de 2020, de HUAWEI TECHNOLOGIES CO., LTD.: Un sistema de procesamiento multiprocesador (MP) , caracterizado por que comprende: un regulador de voltaje y circuito de derivación […]

Acciones sensibles al contexto entre dispositivos heterogéneos de Internet de las Cosas (IoT), del 22 de Abril de 2020, de QUALCOMM INCORPORATED: Un procedimiento para permitir acciones sensibles al contexto entre dispositivos heterogéneos de Internet de las Cosas, IoT, que comprende: recibir , en un dispositivo […]

Sistema electrónico que comprende dispositivos electrónicos, disyuntor que comprende dicho sistema, procedimiento de generación de un indicador de desviación en caso de incompatibilidad entre dispositivos y producto de programa de ordenador asociado, del 15 de Enero de 2020, de SCHNEIDER ELECTRIC INDUSTRIES SAS: Sistema electrónico que comprende un conjunto de dispositivos (12A, 12B, 12C, 12D) electrónicos, comprendiendo cada dispositivo (12A, 12B, 12C, 12D) […]

Sistema y método de servidor de pantalla jerárquico, del 11 de Diciembre de 2019, de Netzyn, Inc: Un sistema de servidores, estando el sistema de servidores configurado para comunicarse a través de una red con un sistema de usuario , comprendiendo el sistema de […]

Sistema y método para la duplicación de fotogramas y la ampliación de fotogramas en codificación y envío por flujo continuo de vídeo en directo, del 4 de Diciembre de 2019, de DIVX, LLC: Un método, realizado por un sistema de codificación en directo, para codificar un flujo de entrada codificado […]