APARATO REPETIDOR Y METODO.

UN DISPOSITIVO REPETIDOR INTEGRADO DISCRETO Y CON FUNCIONES DE SALIDA MAU/AUI COMPARTE LOS RECURSOS ENTRE SUS VARIAS SALIDAS.

EL DISPOSITIVO INCLUYE UN SOLO CONTADOR DE MARCHA LIBRE DE BITS MULTIPLES PROPORCIONANDO INTERVALOS DE SINCRONIZACION A UNA PLURALIDAD DE ENCLAVES. UNA SEÑAL BAJO MEDICION, LIMPIA EL ENCLAVE MIENTRAS QUE UNA SEÑAL DE SINCRONIZACION PRESELECCIONADA FIJA EL ENCLAVE. LA RECEPCION DE UNA SEÑAL DE SINCRONIZACION EN UN ENCLAVE DADO INDICA EL EXITO O EL FALLO DE ALGUNA CONDICCION PARTICULAR BAJO EXAMEN. EL DISPOSITIVO SATISFACE UNA ESPECIFICACION IEEE 802.3 PARA LA EJECUCION DE UN EXAMEN DE INTEGRIDAD DE ENLACE. EL DISPOSITIVO ES CAPAZ TAMBIEN DE PERMITIR O PROHIBIR SELECTIVAMENTE LA FUNCION DE EXAMEN DE INTEGRIDAD DE ENLACE PARA UNAS SALIDAD PARTICULARES. SE FIJAN UNA PLURALIDAD DE ENCLAVES, UNO ASOCIADO CON CADA SALIDA, SOBRE LA DETECCION DEL SENTIDO DE UN PORTADOR EN LA SALIDA PARTICULAR. UN MECANISMO DE PASO DE PRUEBA MEJORADO CON UNA LINEA EN CADENA DE MARGARITA ACOPLADA A CADA ENCLAVE, PERMITE UN ESCRUTINIO DE CADA ENCLAVE PARA PROPORCIONAR UNA INFORMACION DEL SENTIDO DE LA PORTADORA SOBRE CADA SALIDA EN UN FORMATO EN SERIE. EL DISPOSITIVO COMPARTE UN SOLO PLL ENTRE TODAS SUS SALIDAS AL PRODUCIR UNA SUMA LOGICA DE ENTRADAS DE SENTIDO DE LA PORTADORA PARA PERMITIR LA ACTIVACION DEL PLL. UNA SEÑAL DE INDICACION DE COLISION SE SOBREPONDRA AL FUNCIONAMIENTO DEL PLL PARA ASEGURAR LA INTEGRIDAD DE LOS DATOS Y PARA PERMITIR AL PLL READQUIRIR EL ENCHANGE EN SU RELOJ DE REFERENCIA.