Procedimiento de prueba de circuitos de criptografía, circuito de criptografía asegurado adecuado para ser probado y procedimiento de cableado de tal circuito.
Secciones de la CIP Electricidad Física
(27/03/2019). Solicitante/s: Institut Mines-Telecom. Clasificación: H04L9/00, H04L9/06, G01R31/317, G06F21/55, G06F21/75.
Procedimiento de prueba de un circuito de criptografía que integra un secreto y que consta de registros y de puertas lógicas interconectadas por un conjunto de nodos, caracterizado porque dicho procedimiento efectúa un análisis diferencial de consumo (DPA) que consta de:
- una fase de adquisición de mediciones de trazas de consumo al nivel de todos los nodos que funcionan como vectores de señales de prueba a la entrada del circuito;
- una fase de análisis de la tasa de actividad de cada nodo a partir de las mediciones de trazas de consumo, considerándose un nodo en buen funcionamiento cuando su actividad es de acuerdo con un modelo de predicción de actividad.
PDF original: ES-2731591_T3.pdf
Procedimiento de protección de circuitos de criptografía programable y circuito protegido por dicho procedimiento.
(13/02/2019) Procedimiento de protección de un circuito de criptografía programable, utilizando dicho procedimiento unas puertas a su vez compuestas por células basadas en memoria que definen la función lógica de cada célula, estando configurado el circuito de manera que integra una red diferencial adecuada para efectuar cálculos sobre variables binarias compuestas de pares de señales, incluyendo la red diferencial una primera red de células que realizan unas funciones lógicas (T) sobre la primera componente de los pares y una segunda red de células duales que funcionan en lógica complementaria (F) sobre la segunda componente de los pares, incluyendo una etapa de cálculo una fase de precarga que pone las variables en…
Circuito de criptografía, protegido particularmente contra los ataques por observación de fugas de información mediante su cifrado.
Sección de la CIP Electricidad
(17/08/2016). Solicitante/s: Institut Mines-Telecom. Clasificación: H04L9/06.
Circuito de criptografía que incluye una clave funcional kc para ejecutar un algoritmo de criptografía, incluyendo dicho circuito una segunda clave ki, caracterizado porque dicha segunda clave es apropiada en cada instancia de dicho circuito, permitiendo proteger a éste contra los ataques que aprovechan los canales auxiliares de dicho circuito;
siendo enmascarada la clave funcional kc mediante la segunda clave ki combinando las dos claves mediante la operación XOR, siendo cifrada una variable de entrada x mediante la clave enmascarada kc ⊕ ki; siendo creada la segunda clave ki mediante una función físicamente inclonable o PUF.
PDF original: ES-2602827_T3.pdf
Circuito electrónico de escasa complejidad protegido por enmascaramiento personalizado.
Sección de la CIP Electricidad
(17/02/2016). Ver ilustración. Solicitante/s: Institut Telecom - Telecom Paristech. Clasificación: H04L9/06.
Circuito de criptografía protegido por enmascaramiento, incluyendo dicho circuito unos medios para cifrar unas palabras binarias con la ayuda de al menos una clave kr c, unos medios para aplicar unos tratamientos lineales y unos tratamientos no lineales a dichas palabras, unos medios para enmascarar dichas palabras, donde las palabras binarias son desenmascaradas aguas arriba de los tratamientos no lineales utilizando una máscara kr i y son enmascaradas aguas abajo de los tratamientos no lineales utilizando una máscara kr+1 i, estando dicho circuito caracterizado porque las máscaras kr i y kr+1 i forman parte de un conjunto de máscaras propias para cada instancia del circuito, siendo las máscaras kr i unas máscaras secundarias deducidas de máscaras ki primarias, tales que kr+1 i ≥ P(kr i) y k0 i ≥ ki, correspondiendo la función P(x) a una función de permutación de los elementos de x.
PDF original: ES-2571225_T3.pdf
Circuito integrado de silicio que incluye una función físicamente no reproducible, procedimiento y sistema de test de dicho circuito.
(25/06/2014) Circuito integrado de silicio que incluye una función físicamente no reproducible LPUF que permite la generación de una firma propia a dicho circuito, estando dicha función caracterizada porque incluye:
- un oscilador en anillo compuesto por un bucle recorrido por una señal e, estando formado dicho bucle por N cadenas de retardo topológicamente idénticas, conectadas en serie entre ellas, y una compuerta de inversión , estando compuesta una cadena de retardo por M elementos de retardo conectados en serie entre ellos;
- un módulo de control que genera N palabras de control (C1, C2), estando utilizadas dichas palabras para configurar el valor del los retardos introducidos por las cadenas de retardo en la…
Circuito criptográfico protegido contra los ataques de observación, en particular de orden elevado.
(23/12/2013) Circuito criptográfico que comprende al menos un registro (R, 22) que suministra una variable x enmascarada (x Åm) por una variable de máscara (m), caracterizado porque dicha variable enmascarada se cifra mediante unaprimera caja de sustitución S de forma cíclica, comprendiendo dicho circuito un registro de máscara (M, 23) queemite en cada ciclo una máscara transformada (mt) a su vez transformada por una función de modificación en la variable de máscara m, siendo dicha función de modificación una biyección o una función de descomposición,transformándose dicha variable enmascarada (x Å m) al final de un ciclo en una nueva máscara (S(x) Å m') de dichavariable (x), cifrada por la primera caja de sustitución S, mediante una nueva máscara (m'), calculándose…
Procedimiento de detección de anomalias en un circuito criptográfico protegido por lógica diferencial y circuito para implementar a dicho procedimiento.
(08/08/2012) Circuito protegido por lógica diferencial que procesa variables lógicas representadas por pares de componentes(at, af) (bt, bf), una primera red de células (T) que realizan funciones lógicas sobre la primera componente de dichospares, una segunda red de células duales (F) que funciona en lógica complementaria sobre la segunda componente,caracterizado porque las componentes de los pares son agrupadas por vectores (At, Af, Bt, Bf), comprendiendodicho circuito módulos de detección compuestos por dos multiplicadores-acumuladores que realizanoperaciones de multiplicación-acumulación entre los vectores (At, Bt) que agrupan a las primeras componentes delos pares por un lado y los vectores (Af, Bf) que agrupan a las segundas componentes de los pares por otro lado,esto después de que un bit de orden bajo de…
