78 patentes, modelos y diseños de ADVANCED MICRO DEVICES INC. (pag. 2)
GENERADORES DE FORMA DE ONDAS DE RELOJ DIGITAL.
(16/05/1997) SE PROPORCIONAN UN GENERADOR DE FORMA DE ONDAS DE RELOJ DIGITAL, Y METODO PARA GENERAR UNA SEÑAL DE RELOJ, PARA UN MICROPROCESADOR U OTRO CIRCUITO DIGITAL PARA PROPORCIONAR SOBRE CHIPS GENERACION DE SEÑALES INTERNAS DE RELOJ QUE TIENEN LA MISMA FRECUENCIA QUE, O UNA FRECUENCIA SUPERIOR O INFERIOR, QUE UNA SEÑAL DE RELOJ APLICADA EXTERNAMENTE. EN UNA VERSION, EL GENERADOR DE FORMAS DE ONDA INCLUYE UNA CADENA DE RETARDOS Y UNA UNIDAD DE CONTROL QUE COINCIDE CON EL RETARDO DE PROPAGACION DE LA CADENA DE RETARDOS RESPECTO AL PERIODO DE UNA SEÑAL DE TEMPORIZACION DE ENTRADA. EL GENERADOR DE FORMA DE ONDAS PROPORCIONA CONTROL PRECISO…
DETECCION DE MARCAS DE SECTOR PARA DISCOS DE DATOS OPTICOS.
Sección de la CIP Física
(01/05/1997). Inventor/es: MASOOD, SHAKEEL, LI, GEORGE. Clasificación: G11B20/12, G11B27/30.
LA MARCA DE SECTOR SM DENTRO DE UN DISEÑO LARGO DE DATOS ALMACENADA EN CADA SECTOR DE UN DISCO OPTICO SE DETECTA DE FORMA ASINCRONA USANDO UN ALGORITMO DE DETECCION DE DISEÑO ROBUSTO. LA PARTE TERMINAL DEL DISEÑO DE LOS DATOS EN EL CAMPO VFO DEL ESTANDAR ANSI X3B11/ISO CCS SE IGNORA. LOS BITS DE LA ESQUINA EN LOS EXTREMOS DEL DISEÑO RESTANTE Y LAS CADENAS ENTRE LOS BITS 1 Y 0 SE IGNORAN, Y EL DISEÑO QUE RESTA SE ALMACENA EN UN REGISTRO. UN DECODIFICADOR COMPARA CADENAS ADYACENTES DE BITS ALMACENADAS EN EL REGISTRO CON DATOS CORRESPONDIENTES PREDETERMINADOS. LA CIRCUITERIA UTILIZA UN VALOR LIMITE PROGRAMADO POR EL USUARIO PARA DETERMINAR LA PRESENCIA DE UNA MARCA DE SECTOR EN EL DISEÑO DE LOS DATOS.
METODO Y CIRCUITO PARA REALIZAR MEDIDAS DE DISPARIDAD DE FUNCIONAMIENTO.
Sección de la CIP Electricidad
(01/01/1997). Inventor/es: GLEICHERT, MARC C. Clasificación: H03M7/00, H04L25/49, H03M5/14.
SE PRESENTA UN CIRCUITO DE DISPARIDAD DE FUNCIONAMIENTO PARA DECODIFICACION 8B/10B QUE REDUCE EL CONSUMO DE ENERGIA Y REDUCE SUBSTANCIALMENTE EL NUMERO DE PUERTAS Y EL AREA DE SILICEO REQUERIDA EMPLEANDO UNA COMBINACION DE DISPOSITIVOS DE ESTADO Y LOGICA COMBINACIONAL EN VEZ DE DISPOSITIVOS COMBINACIONES EXCLUSIVAMENTE.
METODOS PARA GENERAR FORMAS DE ONDA.
Secciones de la CIP Física Electricidad
(01/12/1996). Inventor/es: HATTANGADI, RAJIV MOHAN, RAGHUVEER, MYSORE. Clasificación: G06F7/548, H04M1/50.
METODO PARA GENERAR ONDAS DE FORMA SINUSOIDALES PURAS Y DECRECIENTES QUE SE IMPLEMENTA FACILMENTE EN LOS PROCESOS ARITMETICOS DE LOS CIRCUITOS DE TELECOMUNICACIONES. EL METODO ESTA BASADO EN ECUACIONES DE DIFERENCIA FINITA Y PROPORCIONA UNA SECUENCIA DE SEÑALES QUE TIENE UN ALTO GRADO DE PRECISION ESPECTRAL AL COMPARARLO CON LOS METODOS UTILIZADOS HASTA AHORA. LA SECUENCIA DE SEÑALES PUEDE GENERARSE EN TIEMPO REAL SIN PLANTILLAS (PATRONES ALMACENADOS EN ROM) YA QUE EL METODO PRECISA UNICAMENTE DOS MULTIPLICACIONES Y UNA ADICION POR CADA VALOR DE SEÑAL GENERADO EN LA SECUENCIA. EL METODO ENCUENTRA APLICACION EN SISTEMAS TELEFONICOS MULTIFRECUENCIA DE DOBLE TONO (DTMF).
APARATO PARA TRANSMITIR DATOS DIGITALES EN FORMA ANALOGICA.
(16/11/1996) LA COMUNICACION DE INFORMACION DIGITAL A ALTA VELOCIDAD SE CONSIGUE UTILIZANDO UN FORMATO DE TRANSMISION ANALOGICA. UN TRANSMISOR QUE RECIBE DATOS DIGITALES EN PALABRAS MULTIBIT EN PARALELO CONVIERTE PALABRAS DIGITALES EN CICLOS DE RELOJ DE CONVERSION EN UNA SEÑAL ANALOGICA UNICA RELATIVA A UN NIVEL DE CC. EL TRANSMISOR INCLUYE TAMBIEN UN GENERADOR DE IMPULSOS DE REFERENCIA QUE COMBINA UN IMPULSO DE REFERENCIA CON LOS NIVELES ANALOGICOS GENERADOS POR EL CONVERSOR, PARA FORMAR UNA SALIDA ANALOGICA PARA SU TRANSMISION AL RECEPTOR. EL RECEPTOR INCLUYE UN DETECTOR QUE RECIBE LA SALIDA ANALOGICA. EN RESPUESTA AL IMPULSO DE REFERENCIA, EL RECEPTOR GENERA UNA SEÑAL DE RELOJ DE RECUPERACION. UN CONVERSOR INSTANTANEO DE ANALOGICO A DIGITAL CONVIERTE LOS NIVELES ANALOGICOS DE…
APARATO PROGRAMABLE PARA LA PROGRAMACION DE RAFAGAS DE TRANSFERENCIA.
Sección de la CIP Física
(16/10/1996). Inventor/es: ARIA, PERCY P., STOENNER, DAVID W. Clasificación: G06F13/28.
SISTEMA DE PROCESO DE DATOS QUE TIENE UN PROCESADOR, CAPAZ DE INICIAR UNA PETICION DE UNA RAFAGA REPENTINA DE TRANSFERENCIA DE DATOS, Y UNA MEMORIA. UN CONTROLADOR DE MEMORIA SE HALLA CONECTADO AL PROCESADOR Y A LA MEMORIA. EL CONTROLADOR INCLUYE UN REGISTRO CONTADOR DE RAFAGAS QUE TIENE ALMACENADO UN VALOR EN EL MISMO REPRESENTATIVO DEL NUMERO MAXIMO DE TRANSFERENCIAS DE DATOS PERMITIDOS EN CADA RAFAGA. ASIMISMO, EN EL CONTROLADOR DE MEMORIA SE ENCUENTRA UN CONTADOR/ENGANCHADOR DE COLUMNA QUE TIENE ALMACENADO UN VALOR REPRESENTATIVO DE UNA DIRECCION DE ENGANCHE DE COLUMNA. EL CONTADOR/ENGANCHADOR ES CAPAZ DE INCREMENTAR LA DIRECCION. FINALMENTE, INCLUIDA EN EL CONTROLADOR DE MEMORIA, HAY UNA MASCARA PROGRAMABLE PARA ESPECIFICAR LOS BITS EN EL CONTADOR/ENGANCHADOR DE COLUMNA A COMPARAR CON LOS BITS CORRESPONDIENTES DEL REGISTRO CONTADOR DE RAFAGAS.
FILTRO DE COLISION MEJORADO.
Sección de la CIP Electricidad
(01/10/1996). Inventor/es: CHEW, THOMAS. Clasificación: H04L12/40.
SE PRESENTA UN FILTRO DE COLISION PARA SER UTILIZADO EN UNA RED PARA DETECTAR UN ESTADO DE FALLA EN DONDE DOS O MAS MODOS SE TRANSMITEN SIMULTANEAMENTE EN LA RED. UN ESTADO DE FALLA SE CARACTERIZA POR UN AUMENTO DEL NIVEL DE TENSION DE CC MEDIO EN LA RED. EL FILTRO DE COLISION TIENE UN FILTRO PASABAJOS POR ETAPAS QUE TIENE UNA ENTRADA ACOPLADA A LA A LA RED Y UNA SALIDA Y UN FILTRO DE MUESCA QUE TIENE UNA ENTRADA ACOPLADA A LA ETAPA DE SALIDA DEL FILTRO PASABAJOS. EL FILTRO DE MUESCA TIENE POR LO MENOS UNA MUESCA DE ATENUACION A UNA FRECUENCIA DESEADA Y UNA SALIDA PARA HACER QUE EL NIVEL DE TENSION DE CC MEDIO QUE HA AUMENTADO RESPONDA A UN A UN ESTADO DE FALLA.
MATRIZ DE PUERTAS PROGRAMABLES POR MEDIO DE MASCARA PARA CONTROL DE BUS.
Sección de la CIP Física
(01/08/1996). Inventor/es: AKINS, JOSEPH FRANKLIN, GODDARD, DONALD GIRDHAM, GOSZEWSKI, CYNTHIA PAULETTE, HAACKE, ERNEST DAVID. Clasificación: G06F13/40.
UN CONJUNTO DE PUERTAS DE CONTROL DE BUSES DE COMUNICACIONES ADAPTADOS A LOS CLIENTES, PARA FACILITAR LAS COMUNICACIONES ENTRE DISPOSITIVOS SOBRE DOS CANALES DIFERENTES DE COMUNICACIONES DIGITALES. EL CONJUNTO DE PUERTAS TIENE UN CIRCUITO INTEGRADO PROGRAMABLE DE MASCARAS, CON DOS DISPOSITIVOS DE INTERFACE IÑO, QUE ESTAN RESPECTIVAMENTE CONECTADOS A DOS CANALES DIFERENTES DE COMUNICACIONES. EL CONJUNTO DE PUERTAS DISPONE TAMBIEN DE UN DISPOSITIVO TRADUCTOR, CONECTADO A CADA UNO DE LOS DISPOSITIVOS DE INTERFACE IÑO, PARA TRADUCIR LAS SEÑALES ELECTRICAS ENTRE ELLOS. TAMBIEN SE DISPONE DE CONTROL LOGICO, Y CONECTADO A AMBOS DISPOSITIVOS DE INTERFACE IÑO Y AL DISPOSITIVO TRADUCTOR, PARA CONTROLAR EL FUNCIONAMIENTO DE LOS MISMOS, CON LO QUE SE SATISFACEN LOS REQUERIMIENTOS PREVIAMENTE DETERMINADOS DE COMUNICACIONES ENTRE AMBOS CANALES DIFERENTES DE COMUNICACIONES.
PROCESADOR DE COMUNICACIONES.
Secciones de la CIP Electricidad Física
(01/07/1996). Inventor/es: ASGHAR, SAFDAR M., BARTKOWIAK, JOHN G. Clasificación: H04B1/66, G06F3/05.
EL PROCESADOR DE COMUNICACIONES DE LA PRESENTE INVENCION INCLUYE, EN UN CHIP SIMPLE DE CIRCUITO INTEGRADO, LA COMBINACION DE UNA UNIDAD CENTRAL DE PROCESAMIENTO (CPU-200) TENIENDO UNA UNIDAD DE EJECUCION CON UNA UNIDAD LOGICA ARITMETICA Y ACUMULADORES, UN CONTADOR DE PROGRAMA, MEMORIA , UN GENERADOR DE RELOJ , UN PROGRAMADOR , UN BUS DE INTERFASE , UN SELECCIONADOR CHIP DE SALIDAS, UN PROCESADOR DE INTERRUPCION ; UN PROCESADOR DE SEÑAL DIGITAL (DSP-300) TENIENDO UN JUEGO DE INSTRUCCIONES PARA LLEVAR UN PROCESAMIENTO ALOGARITMICO DE SEÑAL DIGITAL, UNA UNIDAD DE EJECUCION PARA LLEVAR A CABO MULTIPLICACIONES Y OPERACIONES DE ACUMULACION Y UNA INTERFASE EXTERNA; UN BUS DE DIRECCION CONECTADO ENTRE EL CPU Y EL DSP; UN PLANIFICADOR ESTATICO PARA ESTATICAMENTE PLANIFICAR LA EJECUCION DEL PROCESAMIENTO ALOGARITMICO DE LA SEÑAL ENTRE EL PROCESADOR DE SEÑAL DIGITAL Y EL CPU.
APARATO REPETIDOR Y METODO.
(01/06/1996) UN DISPOSITIVO REPETIDOR INTEGRADO DISCRETO Y CON FUNCIONES DE SALIDA MAU/AUI COMPARTE LOS RECURSOS ENTRE SUS VARIAS SALIDAS. EL DISPOSITIVO INCLUYE UN SOLO CONTADOR DE MARCHA LIBRE DE BITS MULTIPLES PROPORCIONANDO INTERVALOS DE SINCRONIZACION A UNA PLURALIDAD DE ENCLAVES. UNA SEÑAL BAJO MEDICION, LIMPIA EL ENCLAVE MIENTRAS QUE UNA SEÑAL DE SINCRONIZACION PRESELECCIONADA FIJA EL ENCLAVE. LA RECEPCION DE UNA SEÑAL DE SINCRONIZACION EN UN ENCLAVE DADO INDICA EL EXITO O EL FALLO DE ALGUNA CONDICCION PARTICULAR BAJO EXAMEN. EL DISPOSITIVO SATISFACE UNA ESPECIFICACION IEEE 802.3 PARA LA EJECUCION DE UN EXAMEN DE INTEGRIDAD DE ENLACE. EL DISPOSITIVO ES CAPAZ TAMBIEN DE PERMITIR O PROHIBIR SELECTIVAMENTE LA FUNCION DE EXAMEN DE INTEGRIDAD DE ENLACE PARA UNAS SALIDAD PARTICULARES. SE FIJAN UNA PLURALIDAD DE…
SISTEMA DE COMUNICACION ENTRE UN DISPOSITIVO DE COMPUTACION Y LOS PERIFERICOS.
(01/06/1996) UN SISTEMA PARA EFECTUAR COMUNICACIONES ENTRE UN DISPOSITIVO DE COMPUTACION Y UNA VARIEDAD DE PERIFERICOS QUE COMPRENDE UN CONTROLADOR DE BUS PARA CONTROLAR LAS COMUNICACIONES, UNA VARIEDAD DE CIRCUITOS GENERADORES DE REALIMENTACION PARA PROPORCIONAR UNA INFORMACION DEL ESTADO OPERACIONAL, CADA UNO DE LOS DISPOSITIVOS PERIFERICOS ESTAN ASOCIADOS CON CADA UNO DE LOS CIRCUITOS GENERADORES DE REALIMENTACION. EL SISTEMA COMPRENDE ADEMAS, UN BUS PARA TRANSPORTAR SEÑALES ENTRE EL CONTROLADOR DEL BUS Y LOS DISPOSITIVOS PERIFERICOS. EN LA INCORPORACION PREFERENTE, CADA UNO DE LOS PERIFERICOS TIENE UNA DIRECCION RESPECTIVA Y CADA UNO DE LOS CIRCUITOS GENERADORES DE REALIMENTACION CONTIENEN LA INFORMACION DEL ESTADO OPERACIONAL PARA SU DISPOSITIVO PERIFERICO RESPECTIVO. EL CONTROLADOR DEL BUS…
Sección de la CIP Electricidad
(16/04/1996). Inventor/es: VIJEH, NADER, STAAB, DAVID. Clasificación: H04L12/44.
ESTA INVENCION SE REFIERE A UN REPETIDOR INDIVIDUAL QUE TIENE UN NUMERO PREDETERMINADO DE PUERTOS Y UN PUERTO DE EXPANSION QUE PERMITE LA CONEXION DE UNO O MAS DISPOSITIVOS PARA PRODUCIR UNA UNIDAD REPETIDORA CON UN NUMERO INCREMENTADO DE PUERTOS. EL PUERTO DE EXPANSION INCLUYE DOS CANALES BIDIRECCIONALES, UN CANAL DE SALIDA Y DOS CANALES DE ENTRADA. UNA FUNCION ARBITRO CONECTA CADA REPETIDOR INDIVIDUAL PARA PERMITIR QUE ESTOS REPETIDORES CONSTITUYAN UNA UNIDAD REPETIDORA PARA INTERCAMBIAR INFORMACION DE DATOS Y DE COLISION. EL INTERCAMBIO DE DATOS SE UTILIZA EN UNA MAQUINA DE ESTADO DE LOS REPETIDORES INDIVIDUALES PARA SUMINISTRAR A LA UNIDAD REPETIDORA LAS FUNCIONES DE UN REPETIDOR Y REVELADOR DISTRIBUIDOS.
UN METODO Y UN APARATO PARA CONFIGURAR TRAYECTOS DE DATOS DENTRO DE UNA ESTACION DE RED.
Sección de la CIP Electricidad
(16/04/1996). Inventor/es: MCCOOL, JOHN F., LIMAYE, RAJIV V. Clasificación: H04L29/14, H04L12/42, H04B1/74.
UN SISTEMA MODULAR PARA CONFIGURAR Y RECONFIGURAR LOS TRAYECTOS DE DATOS DENTRO DE UNA ESTACION DE UNA RED DE AREA LOCAL PERMITE QUE LA ESTACION DE LA RED SE CONFIGURE EN DIVERSOS MODOS OPERATIVOS INCLUIDO UN MODO DE TRANSFERENCIA, UN MODO DE ENROLLAMIENTO, Y UN MODO DE CONCENTRADOR. UN MODULO COMPRENDE UN CONTROLADOR DE ACCESO DE MEDIOS MAC Y UN CODIFICADOR/DESCODIFICADOR ENDEC CONECTADOS JUNTOS POR MEDIO DE UN BUS. CIERTAS SEÑALES DEL BUS SE SELECCIONAN POR MEDIO DE UN MULTIPLEXOR. LAS SEÑALES EXTERNAS, POR EJEMPLO, DE OTRO MODULO SE INTRODUCEN AL BUS POR MEDIO DE UN CIERRE. EL MULTIPLEXOR Y LOS TRAYECTOS DE DATOS A TRAVES DE MAC Y ENDEC SE CONTROLAN PARA CONFIGURAR LA ESTACION EN UNO DE LOS MODOS OPERATIVOS. SE UTILIZA UN SEGUNDO MODULO SIMILAR AL PRIMER MODULO PARA PROPORCIONAR UNA ESTACION PARA UNA RED DE AREA LOCAL DE DOBLE LLAMADA CONFORME AL ESTANDAR FDDI.
PRECARGA DE CMOS Y CIRCUITO DE ECUALIZACION.
Sección de la CIP Física
(16/03/1996). Inventor/es: RUNALDUE, THOMAS J. Clasificación: G11C7/00, G11C11/419.
LA PRECARGA DE UNA CMOS Y UN CIRCUITO DE ECUALIZACION PARA SU USO CON CELDAS DE MEMORIAS ACOPLADAS ENTRE LINEAS DE BIT PAREADAS EN UNA MATRIZ ESTATICA DE MEMORIA DE ACCESO "RANDOM" SE CONSTRUYE SIN EL USO DE CIRCUITOS SANGRADORES. LA PRECARGA Y EL CIRCUITO DE ECUALIZACION ESTAN FORMADOS POR UN PAR DE TRANSISTORES DE PRECARGA Y UN PAR DE TRANSISTORES DE ECUALIZACION PARA PRECARGAR Y ECUALIZAR LAS LINEAS DE BIT PAREADAS.
CIRCUITO LOGICO Y METODO DE FUNCIONAMIENTO DEL MISMO.
Sección de la CIP Electricidad
(16/12/1995). Inventor/es: TRAN, THANG MINH. Clasificación: H03K19/013.
SE DIFUNDE UN METODO Y APARATO PARA REDUCIR EL RETRASO DE LA PROPAGACION, ASOCIADO CON LA RUTA DE VELOCIDAD CRITICA DE UN CIRCUITO LOGICO BINARIO, MEDIANTE EL USO DE "LOGICA DE MULTIPLEXADO". MAS ESPECIFICAMENTE, LAS ENTRADAS AL CIRCUITO LOGICO SE DEFINEN COMO ENTRADAS CRITICAS O NO CRITICAS Y LOS TERMINOS DEL PRODUCTO SE MANIPULAN DE FORMA QUE LAS ENTRADAS NO CRITICAS SON EXCLUSIVAS MUTUAMENTE. LAS ENTRADAS NO CRITICAS SE SUMINISTRAN A UNA O MAS ESTRUCTURAS DE PRIMERA PUERTA LOGICA EN LAS QUE LAS SALIDAS ULTIMAS DE LAS ESTRUCTURAS DE PRIMERA PUERTA LOGICA SE PROPORCIONAN COMO ENTRADA A LOS ACOPLADORES DEL MULTIPLEXOR. LAS ENTRADAS DE VELOCIDAD CRITICA SE SUMINISTRAN A UNA O MAS ESTRUCTURAS DE SEGUNDA PUERTA LOGICA EN LAS QUE LAS SALIDAS ULTIMAS DE LAS ESTRUCTURAS DE LA SEGUNDA PUERTA LOGICA SE PROPORCIONAN COMO ENTRADA A LOS ACOPLADORES DEL MULTIPLEXOR.
RAM (MEMORIA DE ACCESO ALEATORIO) DE PUERTO DOBLE.
Sección de la CIP Física
(16/12/1995). Inventor/es: ALBACHTEN III, RUDOLPH JOSEPH, O\'DELL, ROBERT WILLIAM. Clasificación: G11C8/00.
UN DISPOSITIVO DE MEMORIA DE ACCESO ALEATORIO DE PUERTO DOBLE, QUE TIENE UNA POSICION DE MEMORIA LA CUAL TIENE INTERFACES PARA PERMITIR POR LO MENOS QUE DOS DISPOSITIVOS TENGAN ACCESO A UNA POSICION DADA DE LA MEMORIA. LA POSICION DE LA MEMORIA SE SUBDIVIDE EN, POR LO MENOS, DOS PORCIONES. UNA DE ELLAS ES UNA FUENTE U ORIGEN Y LA OTRA UN DESTINO. SE DISPONE DE UN MECANISMO DE ACTUALIZACION DE SOMBRAS, Y ESTA CONECTADO A CADA UNA DE LAS PORCIONES DE POSICION DE MEMORIA PARA PERMITIR QUE LOS DATOS ALMACENADOS EN UNA DE LAS PORCIONES SE COPIE EN LA OTRA PORCION.
SISTEMA DE PROTECCION DE VOLTAJE.
Sección de la CIP Electricidad
(01/12/1995). Inventor/es: WOO, ANN K. Clasificación: H02H9/04, H03K17/08, H01L27/02, H03K19/003.
UN SISTEMA DE PROTECCION ESTATICO DE ELECTRICIDAD PARA UTILIZACION CON UN COMPONENTE MOS (METAL OXIDE SEMICONDUCTOR METAL-OXIDO-SEMICONDUCTOR) , QUE TIENE UNA ENTRADA DE PUERTA INCLUYENDO UNA CAPA DE OXIDO. UNA PUERTA DE TRANSMISION QUE TIENE UN GENERADOR Y UN ELEMENTO DE LA CORRIENTE DE DRENAJE, COMO UNA ENTRADA Y SALIDA RESPECTIVAMENTE, SE CONECTA A LA ENTRADA DE PUERTA DEL COMPONENTE MOS PARA PROTEGERLO DE LAS DESCARGAS REPENTINAS DE SOBREVOLTAJE ELECTRICO. EL GENERADOR DE LA PUERTA DE TRANSMISION Y EL ELEMENTO DE LA CORRIENTE DE DRENAJE, INCLUYEN UNA CAPA DE OXIDO SUSTANCIALMENTE MAS GRUESA QUE LA CAPA DE OXIDO DE LA ENTRADA DE PUERTA DEL COMPONENTE MOS.
CIRCUITO DE PROTECCIONES PARA PROCESOS BIPOLARES.
Sección de la CIP Electricidad
(01/12/1995). Inventor/es: HURST, ROGER SCOTT, GILFEATHER, GLEN. Clasificación: H02H9/04, H01L27/02.
CIRCUITO DE PROTECCION PARA CIRCUITOS INTEGRADOS BIPOLARES PARA EVITAR QUE LAS DESCARGAS ELECTROSTATICAS LE ORIGINEN DAÑOS ACCIDENTALES. CONSTA DE UNA PLURALIDAD DE REDES DE FIJACION (12A-12N), CADA UNA DE LAS CUALES (12A-12N) ESTA CONECTADA ENTRE UNA DE LAS CLAVIJAS DE ENTRADA/SALIDA (P1-PN) DEL CIRCUITO INTEGRADO Y UNA LINEA DE BUS COMUN , QUE ESTA CONECTADA A UNA CLAVIJA EXTERNA DE SUBSTRATO (PS). CADA UNA DE LAS REDES DE FIJACION (12A-12N) INCLUYE UN RECTIFICADOR CONTROLADO DE SILICIO (T1), UN DIODO (D1), UN PRIMER RESISTOR (R1) Y UN SEGUNDO RESISTOR (R2). CUANDO CUALQUIERA DE LAS CLAVIJAS EXTERNAS DE ENTRADA/SALIDA (P1-PN) RECIBA UN VOLTAJE MAS ELEVADO QUE UN VALOR PREDETERMINADO Y CUALQUIERA DE LAS RESTANTES CLAVIJAS EXTERNAS DE ENTRADA/SALIDA (PN-PN) SE PONE EN CONTACTO CON UN POTENCIAL DE TIERRA, SE FORMA UNA VIA DE DESCARGA POR EL RECTIFICADOR CONTROLADO DE SILICIO Y UN DIODO UNICO PARA PROTEGER EL CIRCUITO INTERNO.
CIRCUITO COMPARADOR DE GRAN PRECISION.
Sección de la CIP Electricidad
(16/11/1995). Inventor/es: MOYAL, MIKI ZVI, FEEMSTER, RYAN ERVIN. Clasificación: H03K3/037.
SE PRESENTA COMO CARACTERISTICA UN CIRCUITO COMPARADOR DE ENGANCHE. UNA FASE DE ENGANCHE, QUE COMPRENDE UN PRIMERO Y SEGUNDO CONMUTADORES, ALIMENTA SEÑALES COMPARATIVAS A UNA SALIDA. CUALQUIER DESAJUSTE CAPACITIVO O DE RUIDO QUE PUEDA PRODUCIRSE AL ABRIR EL PRIMER CONMUTADOR DE ENGANCHE, SE RESUELVE MEDIANTE LA INTRODUCCION DE UNA DEMORA EN LA SINCRONIZACION DEL SEGUNDO CONMUTADOR, PERMITIENDO ASI LA ESTABILIZACION DE LA SEÑAL DEL PRIMER CONMUTADOR.
APARATO DE BOMBA DE CARGA.
Secciones de la CIP Electricidad Física
(01/11/1995). Inventor/es: BILL, COLIN STEWART, VAN BUSKIRK, MICHAEL A., MONTALVO, ANTONIO J. Clasificación: H01L27/02, H02M3/07, G05F3/20.
SE SUMINISTRA UN CIRCUITO DE BOMBA DE CARGA COMPRENDIENDO UN CONDENSADOR MOS, UN CONDENSADOR ("CONDENSADOR EN SERIES") CONECTADO EN SERIES, UN DIODO MOSFET, Y UNA GRAPA DE TENSION CONECTADA AL NUDO COMUN DEL CONDENSADOR MOS Y EL CONDENSADOR EN SERIES. UN NUMERO DE ESTOS CIRCUITOS DE BOMBA DE CARGA PUEDE SER PUESTO EN CASCADA PARA FORMAR UN CIRCUITO DE VARIAS ETAPAS DE BOMBEO DE CARGA. CADA CIRCUITO PUEDE ALCANZAR UNA TENSION DE SALIDA MAYOR QUE LA TENSION DE ROTURA DE OXIDO DE CADA CONDENSADOR INDIVIDUAL MOS. ESTE CIRCUITO DE BOMBA DE CARGA PUEDE TAMBIEN FUNCIONAR BAJO CONDICIONES BAJAS DE SUMINISTRO DE ENERGIA DE TENSION.
REDUCCION DEL CONSUMO DE ALIMENTACION EN DISPOSITIVOS DE MEMORIA DE CHIP.
Sección de la CIP Física
(01/10/1995). Inventor/es: CHOW, DAVID G.L., LIU, JACK M.S. Clasificación: G11C7/00, G11C8/00.
UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTOR EN CHIP EN EL QUE SE DISMINUYE DE MANERA SIGNIFICATIVA EL CONSUMO DE ALIMENTACION LIMITANDO LA CARGA PREVIA DE LAS LINEAS DE BIT PARA UNICAMENTE ESOS CICLOS DE RELOJ PARA LOS CUALES HAY UN CAMBIO EN LA DIRECCION DE LINEA DE PALABRAS.
TRANSMISOR DE CODIGO SEUDOTERNARIO.
(01/07/1995) TRANSMISOR PARA CONVERTIR UNA SEÑAL DIGITAL BINARIA EN UNA SEÑAL SEUDOTERNARIA EN UN PRIMER Y UN SEGUNDO NODOS DE SALIDA PARA FORMAR UNA DIFERENCIA DE POTENCIAL DE SALIDA. EL TRANSMISOR INCLUYE UN CIRCUITO AMPLIFICADOR DE LA CORRIENTE DE ALIMENTACION , UN PRIMER AMPLIFICADOR DE LA TENSION DE ALIMENTACION Y UN SEGUNDO CIRCUITO AMPLIFICADOR DE LA TENSION DE ALIMENTACION . EL AMPLIFICADOR DE LA CORRIENTE DE ALIMENTACION RESPONDE A UNA INTENSIDAD DE REFERENCIA PARA GENERAR DOS CORRIENTES. EL PRIMER AMPLIFICADOR DE TENSION RESPONDE A UN VOLTAJE DE REFERENCIA, A DOS SEÑALES DIGITALES DE CONTROL, Y A LA PRIMERA CORRIENTE ANTES MENCIONADA,…
DETECCION Y GENERACION DIGITALES DEL TONO.
Sección de la CIP Electricidad
(01/07/1995). Inventor/es: PYI, HWA-SHENG, ASGHAR, SAF. Clasificación: H04Q1/457.
LOS METODOS RAPIDOS DE DETECCION DE TONO Y GENERACION DE TONO DESCRITOS SON ESPECIALMENTE ADECUADOS PARA SU INSTALACION EN UN PROCESADOR DE SEÑAL DIGITAL. PARA GENERAR ONDAS PERIODICAS Y DETECTARLAS SE UTILIZAN POLINOMIOS DE CHEBYSHEV. EN UNA BASE ALTERNATIVA DEL INVENTO, SE UTILIZAN FORMULAS TRIGONOMETRICAS PARA GENERAR ONDAS PERIODICAS QUE SE REPRESENTAN COMO LA SUMA DE FUNCIONES DE SENO Y COSENO. A DIFERENCIA DE LAS TECNICAS ANALOGICAS, LAS TECNICAS DIGITALES CONLLEVAN GRANDES DEMORAS EN LA GENERACION O DETECCION DE TONOS PORQUE SE UTILIZA EN CADA PASO UN RECALCULO RAPIDO ITERATIVO. EL ERROR ACUMULADO SE EVITA REINICIANDO EL PROCEDIMIENTO UNA VEZ QUE SE HA SOBREPASADO UN VALOR PREDETERMINADO. LA TECNICA DIGITAL DE DETECCION DE TONO PROPORCIONA LA ELECCION INDEPENDIENTE DEL FACTOR DE CALIDAD Y UN NIVEL DE CONFIANZA.
DISPOSITIVO DE ALMACENAJE FIFO DE PROPAGACION.
Sección de la CIP Física
(01/05/1995). Inventor/es: NORRIS, DAVID. Clasificación: G06F5/06, G11C19/00.
UNA PRIMERA ENTRADA DE PROPAGACION, Y UN DISPOSITIVO DE ALMACENAJE DE PRIMERA SALIDA (FIFO) SE CONDUCEN MEDIANTE UN RELOJ DE DOS FASES NO SUPERPUESTAS Y QUE INCLUYE UNA DIVERSIDAD DE CELULAS DE ALMACENAMIENTO (C1....C4) Y UNA DIVERSIDAD DE CIRCUITOS DE CELULA BIT DE RASTREO (T1...T4). CADA UNO DE LAS CELULAS DE ALMACENAJE INCLUYEN TIRISTORES PUERTA DE PRIMER PASO (G1...G8), INVERSORES PRIMEROS (INV1.....INV8), TRANSISTORES PUERTA DE SEGUNDO PASO (G9...G16), E INVERSORES SEGUNDOS (INV9...INV16). LOS TRANSISTORES PUERTA DE PRIMER PASO SON SENSIBLES A UNA SEÑAL DE CONTROL DESDE UN CIRCUITO DE RASTREO PARA ALMACENAR LAS SEÑALES DE LOS DATOS DE ENTRADA DENTRO DE LOS PRIMEROS INVERSORES. LOS TRANSISTORES PUERTA DE SEGUNDO PASO SON SENSIBLES A UNA PRIMERA FASE DEL RELOJ PARA CAMBIAR LAS SEÑALES DE LOS DATOS DE ENTRADA DENTRO DE LOS INVERSORES SEGUNDOS.
CONFIGURACION DE PUERTA EXCITADORA DE SALIDA TTL.
(16/02/1995) UNA CONFIGURACION DE PUERTA EXCITADORA DE SALIDA TTL QUE TIENE TENSION REDUCIDA TRANSITORIA EN NODOS DE SUMINISTRO DE POTENCIAL INTERNO Y DE TIERRA INCLUYE UN TRANSISTOR DE EXTRACCION P-CANAL (P1) , UN TRANSISTOR DE EMPUJE N-CANAL (N1) , UNA PUERTA LOGICA NAND , UNA PUERTA LOGICA NOR , UN PRIMER CIRCUITO AMPLIFICADOR DE RETROALIMENTACION POSITIVA , Y UN SEGUNDO CIRCUITO AMPLIFICADOR DE RETROALIMENTACION POSITIVA . EL TRANSISTOR DE EXTRACCION (P1) Y EL TRANSISTOR DE EMPUJE (N1) TIENEN PUERTAS QUE ESTAN HECHAS ONDULADAS. LA REDUCCION DE LA TENSION TRANSITORIA SE ALCANZA RALENTIZANDO LOS PERIODOS DE ENCENDIDO DE TRANSISTORES DE EXTRACCION Y EMPUJE DURANTE LAS…
REVESTIMIENTOS ANTIRREFLEXIVOS PARA UTILIZACION EN FOTOLITOGRAFIA.
Sección de la CIP Física
(01/01/1995). Inventor/es: ARNOLD, WILLIAM H., III, FARNAAM, MOHAMMAD, SLIWA, JACK. Clasificación: G03F7/02.
LA REFLEXION DE LA RADIACION OPTICA INCIDENTE PROCEDENTE DE UNA CAPA DE METAL ALTAMENTE REFLECTOR , TAL COMO ALUMINIO O TITANIO, EN UNA CAPA DE MATERIAL FOTOENDURECIBLE SE DISMINUYE INTERPONIENDO UNA CAPA DE NITRURO DE TITANIO ENTRE LAS CAPAS DE METAL Y MATERIAL FOTOENDURECIBLE. EL ESPESOR DE LA CAPA DE TIN DEPENDE DELA LONGITUD DE ONDA DE LA RADIACION OPTICA UTILIZADA PARA EXPONER EL MATERIAL FOTOENDURECIBLE Y DE LAS PROPIEDADES OPTICAS DE LA CAPA DE METAL SUBYACENTE. SE PUEDE CONSEGUIR REFLECTANCIA DE MENOS QUE 2 % APROXIMADAMENTE UTILIZANDO LA CAPA DE TIN JUNTO CON AL Y MENOS QUE APROXIMADAMENTE 5 % JUNTO CON TI, DE ACUERDO CON LA INVENCION. SI QUEDA EN EL SITIO DESPUES DE DISEÑAR UNA CAPA DE AL SUBYACENTE, LA CAPA DE TIN TAMBIEN SIRVE PARA SUPRIMIR LA FORMACION DE MONTICULOS EN LA CAPA DE AL.
METODO PARA FABRICAR UNA CAPA SOBRE UN SUBSTRATO.
(16/10/1994) UN METODO PARA FABRICAR UNA CAPA DE OXIDO TUNEL DE GRAN CALIDAD INCLUYE UN PROCESO DE OXIDACION EN DOS ETAPAS. LA PRIMERA ETAPA DE OXIDACION CONSISTE EN OXIDAR UN SUBSTRATO EN UNA ATMOSFERA QUE CONTIENE OXIGENO Y NITROGENO A UNA TEMPERATURA DE 900 (GRADOS) C APROXIMADAMENTE, Y ASI ES UNA OXIDACION SIN HCL. LA SEGUNDA ETAPA DE OXIDACION SE LLEVA A CABO EN UNA ATMOSFERA QUE CONTIENE HCL Y ARGON A UNA TEMPERATURA DE 1050 (GRADOS) C APROXIMADAMENTE. LA PRIMERA ETAPA DE OXIDACION SE LLEVA A CABO A UNA TEMPERATURA EN EL INTERVALO DE TEMPERATURAS DEL FLUJO VISCOSO DEL OXIDO PARA EVITAR CUALQUIER DEFECTO FISICO DE LA FORMA DE LA CAPA DE OXIDO. LA SEGUNDA ETAPA DE OXIDACION SE LLEVA A CABO A UNA TEMPERATURA SUFICIENTE PARA PASIVAR CUALQUIER ION MOVIL EN LA CAPA DE OXIDO EN UNA ATMOSFERA…
METODO Y APARATO PARA OCULTAR VARIABLES SINCRONIZADAS EN UNA MEMORIA OCULTA INTEGRADA.
Sección de la CIP Física
(16/10/1994). Inventor/es: BAROR, GIGY. Clasificación: G06F12/08.
METODO Y APARATO PARA OCULTAR LAS VARIABLES SINCRONIZADAS EN LAS UNIDADES DE MEMORIA OCULTA UTILIZADAS EN LOS ENTORNOS DE MULTIPROCESO Y/O MULTITAREA. LA INVENCION INCLUYE EL METODO Y EL APARATO PARA EL TRATAMIENTO SELECTIVO DE VARIABLES SINCRONIZADAS COMO OCULTA O NO-OCULTA. EL METODO Y EL APARATO SON CAPACES DE SOPORTAR UNA VELOCIDAD ELEVADA DE DATOS Y LAS APLICACIONES DE PROCESADO, TANTO EN ENTORNOS DE ARQUITECTURA RISC COMO NO-RISC, PUEDEN SER INTEGRADAS EN UN UNICO CHIP PARA PERMITIR UN MEJOR RENDIMIENTO Y UTILIZACION DE LA ESTRUCTURA DEL BUS DEL COMPUTADOR DEBIDO A QUE LA MAYORIA DE LOS ACCESOS A VARIABLES SINCRONIZADAS SON MAS RAPIDOS Y NO APARECEN EN EL BUS DE LA MEMORIA.
CONTACTO EN UN HUECO DE CONTACTO DE UN SEMICONDUCTOR Y METODO DE PRODUCCION DEL MISMO.
(16/10/1994) UN CONTACTO ESTABLE, DE BAJA RESISTENCIA, SE FORMA EN UN HUECO DE CONTACTO EN UNA CAPA AISLANTE , POR EJEMPLO DIOXIDO DE SILICIO, FORMADA SOBRE LA SUPERFICIE DE UN SUSTRATO SEMICONDUCTOR , POR EJEMPLO SILICIO, HASTA UNA PARTE DE UN AREA IMPURIFICADA EN DICHA SUPERFICIE DEL SEMICONDUCTOR. EL CONTACTO COMPRENDE: A) UNA CAPA DE ADHESION Y CONTACTO , DE TITANIO, FORMADA A LO LARGO DE LAS PAREDES DE LA CAPA AISLANTE Y EN CONTACTO CON LA PORCION DEL AREA IMPURIFICADA, B) UNA CAPA DE BARRERA FORMADA SOBRE LA CAPA ADHERENTE DE CONTACTO Y C) UN MATERIAL CONDUCTOR FORMADO SOBRE LA CAPA DE BARRERA Y QUE LLENA EL REFERIDO HUECO DE CONTACTO. UNA LAMINA PATRON DE METAL FORMA UN CONTACTO OHMICO INTERCONECTADO CON OTROS DISPOSITIVOS Y CIRCUITOS EXTERNOS.…
Sección de la CIP Electricidad
(16/05/1994). Inventor/es: ANNAMALAI, KADIRESAN. Clasificación: H04L12/42, H04J3/06.
UN METODO Y APARATO ESTA DISPUESTO TAL QUE DESCONECTA UN REPETIDOR CONECTADO A UNA RED BASAD EN PAQUETES TALQUE LOS SIMBOLOS IMPROPIOS NO SON PROPAGADOS. UNA UNIDAD DE ORGANIZACION DE COMUNICACIONES QUE EMPLEA LA INVENCION, SOBRE LA RECEPCION DE SIMBOLO IMPROPIO, CAUSA QUE LA TRANSMISION SEA INTERRUMPIDA. LA INVENCION EMPLEA UNA MAQUINA DE TRES ESTADOS. LA RECEPCION DE ALGUN SIMBOLO IMPROPIO, O SIMBOLO CON PARIDAD DE ERROR, CAUSA LA ENTRADA EN UN ETADO FORZADO DE PARADA. LA RECEPCION DE UN SIMBOLO IDLE CAUSA LA TRANSICION A UN ESTADO FORZADP DE INACTIVIDAD. EL RETORNO AL ESTADO DEL COMIENZO OCURRE SOBRE LA RECEPCION DE UN PAR DE SIMBOLOS DE COMIENZO DE EMBALAJE.
UN MULTIPLEXOR ASIGNADOR DE ENCAJE DE TIEMPO.
Sección de la CIP Electricidad
(01/03/1994). Inventor/es: NARASIMHAN, SUBRAMANIAN, LAUGESEN, RONALD. Clasificación: H04Q11/04, H04M11/06.
PARA CADA CANAL, UN PAR DE BUFFERS PERMITEN LA TRANSFERENCIA NO DESLIZANTE DE SEÑALES DE DATOS DENTRO Y FUERA DE UN BUS DENTRO Y FUERA DE UN BUS SINCRONIZADO CON SEÑALES SOBRE UNA PISTA DE MODULACION CODIGO-PULSO (PCM) MULTIPLEXADA DE DIVISION TIEMPO. UN BUFFER FUENTE CONSISTE EN UN REGISTRO PARALELO-FUERA SERIE-DENTRO Y DOS REGISTROS PARALELO-DENTRO PARALELO-FUERA QUE RECIBEN SEÑALES DESDE UNO DE LOS CANALES (PCM) Y TRANSMITE ESTAS SEÑALES SOBRE UN BUS SINCRONIZADO CON UN MULTIPLEXOR DE DATOS EMPLEADO DENTRO DE UN CONTROLADOR DE INTERCAMBIO DIGITAL QUE EMPLEA EL DISPOSITIVO. UN BUFFER DE DESTINO CONSISTE EN REGISTROS PARALELO-DENTRO PARALELO-FUERA Y UN REGISTRO PARALELO-DENTRO SERIE-FUERA QUE RECIBE SEÑALES DESDE EL BUS Y, EN CONJUNCION CON EL MULTIPLEXOR DE TRANSMISION, GENERA LAS SEÑALES SOBRE LA PISTA DE PCM.
Sección de la CIP Electricidad
(01/03/1994). Inventor/es: IYER, VENKATRAMAN, JOSHI, SUNIL. Clasificación: H03M13/00.
LA CALCULADORA USA 8 SERIES DE LINEAS MOVILES ESTANDO LA ENTRADA ACOPLADA A LOS DATOS DE SALIDA DE LA SERIE PRECEDENTE. CADA LINEA AVANZA UNA POSICION BIT HACIA EL BIT MAS SIGNIFICATIVO Y LINEAS SELECTIVAS REALIZAN UNA OPERACION OR EXCLUSIVA ENTRE SUS BITS DE ENTRADA Y LA SALIDA DE UNA ENTRADA EXCLUSIVA OR. SE USA UN TRANSPORTADOR PARA ACCEDER A LOS BITS DE VERIFICACION DESDE EL REGISTRO TOTAL MEDIANTE LA DESINTEGRACION DE LAS LINEAS MOVILES DURANTE LOS CICLOS DE SALIDA DE MODO QUE LOS BYTES DE LOS DATOS CRC PUEDEN COLOCARSE EN POSICION. SE DESARROLLA LA LOGICA PARA PERMITIR EL CALCULO CRC EN TODOS LOS BYTES DE UN MENSAJE MIENTRAS SE EXCLUYE UN N (GRADOS) ELEGIDO DE BITS EN EL 1 (GRADOS) BYTE.