(28/03/2019). Solicitante/s: QUALCOMM INCORPORATED. Inventor/es: AMARILIO,LIOR, BALATSOS,ARIS.

Una fuente de audio que comprende: un puerto de salida multicanal (302(X)) configurado para ser acoplado a un bus de multiplexado por división de tiempo, TDM, que comprende un bus multimedia inter-chip serie de baja potencia, SLIMbus, en la que el puerto de salida multicanal está configurado para conectarse simultáneamente a, al menos, dos canales de datos (316L, 318R) transportados por el bus TDM; y un conducto de datos acoplado al puerto de salida multicanal y configurado para pasar datos de audio entrelazados al puerto de salida multicanal.

PDF original: ES-2706307_T3.pdf

(01/10/2005). Ver ilustración. Solicitante/s: UNIVERSITAT POLITECNICA DE CATALUNYA. Inventor/es: SUMPSI COLOM,ARNAU, NOGUES CORREIG,OLEGUER, CAMPS CARMONA,ADRIANO JOSE.

Dispositivo de recepción doppler/delay y almacenamiento de señales GPS. El dispositivo procesa las señales GPS recibidas y almacena todos los datos de todos los canales de recepción directamente en la unidad de almacenamiento. Dispone de tres antenas adaptadas para la recepción, amplificación, demodulación en fase y cuadratura coherente para las mismas, así como el muestreo síncrono a 1 bit a alta velocidad durante un largo período de tiempo de las señales procedentes de las antenas. Además, realiza el muestreo de dos bits de entrada adicionales síncronamente con los demás siendo uno señales PPS y señales de frecuencia variable VARF. La unidad de almacenamiento es un sistema propio de grabación donde se graban directamente todos los datos de los canales y comprende por lo menos una unidad de disco duro controlada directamente por una FPGA que gestiona también los datos de entrada e interpreta señales de control.

(01/10/2004). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: MULLER, THOMAS.

LA INVENCION SE REFIERE A UN ORDENADOR CON PUNTOS DE ENCHUFE, QUE ESTAN UNIDOS ENTRE SI CON LINEAS DE DIRECCIONES, DATOS Y CONTROL, COMPRENDIENDO LAS LINEAS DE CONTROL LINEAS DE SOLICITUD DMA (DRA, DRB, ... DRM), Y CON UN CONTROLADOR DMA, AL CUAL PUEDEN ALIMENTARSE SEÑALES DE SOLICITUD DMA MEDIANTE UNIDADES FUNCIONALES DE ENCHUFE, A TRAVES DE LAS LINEAS DE SOLICITUD DMA (DRA, DRB, ... DRM) Y A TRAVES DE MEDIOS DE AJUSTE (EA, EB, ... EM). EL ORDENADOR ESTA DOTADO DE UNOS MEDIOS, QUE SIMPLIFICAN UNA SELECCION DE LAS LINEAS DE SOLICITUD DMA (DRA, DRB, ... DRM) PARA LA TRANSMISION DE LAS SEÑALES DE SOLICITUD DMA. LA INVENCION SE UTILIZA EN ORDENADORES PERSONALES Y EN ORDENADORES DE AUTOMATIZACION.

(01/02/2000). Solicitante/s: ALCATEL. Inventor/es: KAUFFERT, UWE.

TRANSMISION COMPLETA AL MENOS DE UN PAQUETE DE DATOS EN EL ESPACIO DE TIEMPO, EN DONDE EL PROCESADOR EN EL CASO DE TRAMITACION DE UN MANDO U ORDEN NO SE APOYA SOBRE EL BUS DATOS/DIRECCION. UN MEDIO DE CONTROL ES INDICADO A TRAVES DE UNA SEÑAL, DANDO A CONOCER QUE EL PROCESADOR, QUE TRABAJA DE FORMA ACTUAL PARA LA CUMPLIMENTACION DE LA ORDEN, EN UN ESPACIO DE TIEMPO NO SE BASA EN EL BUS DATOS/DIRECCION. CON ELLO SE COMPARA, SI EN ESE ESPACIO DE TIEMPO AL MENOS UN PAQUETE DE DATOS PUEDE SER TRANSMITIDO COMPLETAMENTE. EN EL CASO AFIRMATIVO, SE COMIENZA DE FORMA INMEDIATA CON LA TRANSMISION DE DATOS. APROVECHAMIENTO OPTIMIZADO DE LA CAPACIDAD DEL COMPUTADOR.

(16/10/1996). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: ARIA, PERCY P., STOENNER, DAVID W.

SISTEMA DE PROCESO DE DATOS QUE TIENE UN PROCESADOR, CAPAZ DE INICIAR UNA PETICION DE UNA RAFAGA REPENTINA DE TRANSFERENCIA DE DATOS, Y UNA MEMORIA. UN CONTROLADOR DE MEMORIA SE HALLA CONECTADO AL PROCESADOR Y A LA MEMORIA. EL CONTROLADOR INCLUYE UN REGISTRO CONTADOR DE RAFAGAS QUE TIENE ALMACENADO UN VALOR EN EL MISMO REPRESENTATIVO DEL NUMERO MAXIMO DE TRANSFERENCIAS DE DATOS PERMITIDOS EN CADA RAFAGA. ASIMISMO, EN EL CONTROLADOR DE MEMORIA SE ENCUENTRA UN CONTADOR/ENGANCHADOR DE COLUMNA QUE TIENE ALMACENADO UN VALOR REPRESENTATIVO DE UNA DIRECCION DE ENGANCHE DE COLUMNA. EL CONTADOR/ENGANCHADOR ES CAPAZ DE INCREMENTAR LA DIRECCION. FINALMENTE, INCLUIDA EN EL CONTROLADOR DE MEMORIA, HAY UNA MASCARA PROGRAMABLE PARA ESPECIFICAR LOS BITS EN EL CONTADOR/ENGANCHADOR DE COLUMNA A COMPARAR CON LOS BITS CORRESPONDIENTES DEL REGISTRO CONTADOR DE RAFAGAS.

(01/10/1992). Solicitante/s: AMSTRAD PUBLIC LIMITED COMPANY. Inventor/es: MATHIESON, JOHN FLARE TECHNOLOGY.

EN UN SISTEMA DE DISPLAY DE VIDEO DE UN MICROPROCESADOR, SE PUEDE ACCEDER A LA MEMORIA QUE CONTIENE EL MAPA DE PIXELES , TANTO POR LA CPU , COMO POR EL LOGICAL DE DISPLAY DE VIDEO , EL CUAL COMUNICA LOS DATOS DEL VIDEO AL DISPLAY. CONTRARIAMENTE A LA PRACTICA MAS ACEPTADA, EL DEBATE ENTRE PETICIONES DE ACCESO SIMULTANEAS DESDE LA CPU Y EL LOGICAL DE DISPLAY DE VIDEO, SE EVITAN POR EL LOGICAL DE DISPLAY DE VIDEO, APLAZANDO SU PETICION DE ACCESO PARA UN PERIODO DE ACCESO DE MEMORIA DE VIDEO. ESTO ES ACEPTABLE PORQUE EL LOGICAL DE CONTROL DE VIDEO, PUEDE ACCEDER A LOS DATOS EN UNA PROPORCION DOBLE DE LA REQUERIDA POR EL DISPLAY, EL RANGO DE ACCESO DE LA MEMORIA DE VIDEO ES EL MISMO QUE EL RANGO DE RELOJ DE LA CPU, Y EL MICROPROCESADOR ACCEDE A LA MEMORIA PARA UN SOLO PERIODO DE RELOJ, DURANTE LOS CICLOS DE OPERACION, TARDANDO TRES O CUATRO PULSOS DE RELOJ. LA OPERACION DE LA CPU ES MANTENIDA DE ESTA FORMA A SU MAXIMA VELOCIDAD, SIN QUE LOS DATOS DE VIDEO DILATEN SU TIEMPO DE MANERA ADVERSA.

(01/10/1988). Solicitante/s: DIGITAL EQUIPMENT CORPORATION. Inventor/es: NATUSCH, PAUL J, SENERCHIA, DAVID C, HERNY, JOHN F.

EN UN SISTEMA DE TRATAMIENTO DE DATOS QUE TIENE UN MANDO DE INSCRIPCION MULTIPLE Y UN MANDO DE INSCRIPCION ENMASCARADA, UNA PLURALIDAD DE GRUPOS DE SEÑALES PUEDEN SER TRANSFERIDOS DESDE UN SUBSISTEMA DE TRATAMIENTO DE DATOS A UNA UNIDAD DE MEMORIA EN CICLOS CONSECUTIVOS DEL SISTEMA. ASOCIADAS CON CADA GRUPO DE SEÑALES Y APLICADAS A LINEAS USADAS PARA TRANSFERIR SEÑALES DE MASCARA, HAY SEÑALES DE CONTROL QUE DESIGNAN CUANDO HAN DE SER ALMACENADAS EL GRUPO DE SEÑALES ASOCIADAS EN LA UNIDAD DE MEMORIA. CUANDO ES EMITIDA LA ORDEN O MANDO DE INSCRIPCION MULTIPLE, EL APARATO ACOPLADO A LAS LINEAS DE SEÑALES DE MASCARA ES HABILITADO Y LAS SEÑALES DE CONTROL PUEDEN SER IDENTIFICADAS. CUANDO ESTAN IDENTIFICADAS LAS SEÑALES DE CONTROL, SE INHIBE LA OPERACION QUE ALMACENA EL GRUPO DE SEÑALES DE ASOCIADO. LAS SEÑALES DE APARATO Y MANDO ESTAN GENERALMENTE YA DISPONIBLES PARA ORGANIZAR ESTE INVENTO. SIN EMBARGO, ELAPARATO Y LOS MANDOS U ORDENES SE USAN DE UNA MANERA NUEVA.

(01/12/1987). Solicitante/s: STANDARD ELECTRICA, S.A..

DISPOSITIVO DE INTERFAZ PARA LA TRANSFERENCIA DIRECTA DE DATOS ENTRE UN CONMUTADOR INTELIGENTE Y UN MEDIO DE ALMACENAMIENTO DE UN MICROPROCESADOR. CONSTA DE UNA MEMORIA DE ENTRADA DE ALMACENAMIENTO TEMPORAL DE ENTRADA; DE UNA MEMORIA DE ALMACENAMIENTO TEMPORAL DE SALIDA; DE UN MEDIO DE ALMACENAMIENTO DE LA DIRECCION ; DE UN CONTROLADOR DEL INTERFACE ; DE MEDIOS PARA LA ACEPTACION DE DATOS DESDE EL CONMUTADOR INTELIGENTE ; DE MEDIOS PARA LA PRESENTACION DE DATOS A DICHO CONMUTADOR INTELIGENTE ; Y DE MEDIOS PARA EL ALMACENAMIENTO DE UNA DIRECCION, ESTANDO DICHA DIRECCION ASOCIADA CON UNA POSICION DE DICHO MEDIO DE ALMACENAMIENTO DEL MICROPROCESADOR.

(01/04/1986). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.

UN SISTEMA DE MICROCOMPUTADOR. INCLUYE UNA UNIDAD PRINCIPAL DE TRATAMIENTO, UNA MEMORIA Y UN CONTROLADOR DE ACCESO DIRECTO A MEMORIA (DMA) QUE FUNCIONA PARA CONTROLAR LA TRANSFERENCIA DIRECTA DE DATOS ENTRE LA MEMORIA Y DISPOSITIVOS DE ENTRADA/SALIDA A TRAVES DE CANALES. EL CONTROL DE LINEA GENERAL PARA TRANSFERENCIA DE DATOS ES CONMUTABLE ENTRE EL CONTROLADOR DE ACCESO DIRECTO A MEMORIA Y LA UNIDAD DE TRATAMIENTO MEDIANTE UNA SECUENCIA DE DIALOGO DE SOLICITUD/CONFIRMACION DE RETENCION ENTRE EL CONTROLADOR DE ACCESO DIRECTO A MEMORIA Y LA UNIDAD DE TRATAMIENTO. UNA LINEA DE CONTROL PROCEDENTE DE LOS CANALES ES ACTIVIDADA POR UN DISPOSITIVO PERIFERICO DE TRATAMIENTO A TRAVES DE UN CANAL CUANDO DESEA OBTENER CONTROL DE LAS LINEAS GENERALES PARA TRANSFERENCIA DE DATOS.

(16/09/1983). Solicitante/s: HUGHES AIRORAFT COMPANY.

METODO PARA ACCEDER DIRECTAMENTE A LAS RESPECTIVAS MEMORIAS DE UN COMPUTADOR, ASOCIADAS CON UNA PLURALIDAD DE UNIDADES DE TRATAMIENTO DE DATOS. COMPRENDE LAS SIGUIENTES OPERACIONES: PRIMERA, SE RECIBE EL MENSAJE QUE CONTIENE LA DIRECCION FUNCIONAL Y SE ESTABLECE EL INDICE DE UN INDICADOR EN LA TABLA DE VECTORES, POR MEDIO DE DICHA DIRECCION FUNCIONAL; SEGUNDA, SE ACCEDE AL BLOQUE DE CONTROL DE ENTRADA DESIGNADO POR EL INDICADOR Y SEÑALADO POR LA DIRECCION FUNCIONAL; Y SE ALMACENAN LOS DATOS CONTENIDOS EN DICHO MENSAJE EN UNA POSICION DE MEMORIA DE COMPUTADOR DESIGNADA POR EL BLOQUE DE CONTROL DE ENTRADA. DE APLICACION EN UNA LINEA GENERAL DE DATOS MULTIPLEXADA.

(01/04/1981). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.

DISPOSITIVO CONTROLADOR DE ENTRADA/SALIDA PARA TRANSFERENCIA DE DATOS. EL DISPOSITIVO CONTROLADOR , ESTABLECE LA TRANSFERNCIA DE DATOS ENTRE LA MEMORIA PRINCIPAL DE UN ORDENADOR CENTRAL Y DIVERSOS TERMINALES . EL DISPOSITIVO CONTROLADOR INCLUYE UN MICROORDENADOR , UNA UNIDAD DE MEMORIA DE PROGRAMA DE CONTROL, UNA UNIDAD DE CONTROLADOR DE ACCESO DIRECTO A MEMORIA Y UNA UNIDAD DE CONTROLADOR DE INTERRUPCION PROGRAMABLE ; TODOS ESTOS ELEMENTOS SE HALLAN CONECTADOS A UNA LINEA GENERAL DE ENTRADA/SALIDA. EXISTE, EN ESTE SISTEMA, DOS MODOS DE TRANSFERENCIA DE DATOS ENTRE EL ORDENADOR CENTRAL Y EL CONTROLADOR DE ENTRADA/SALIDA, PREPARADOS PARA QUE EL RETARDO E INTERFERENCIA ENTRE ELLOS SEA EL MINIMO POSIBLE.

(01/04/1981). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.

DISPOSITIVO CONTROLADOR DE ENTRADA/SALIDA PARA TRANSFERENCIA DE DATOS. EL DISPOSITIVO CONTROLADOR , QUE FUNCIONA POR INTERRUPCION MONOCICLICA, TRANSFIERE LOS DATOS DESDE UNA MEMORIA DE UN ORDENADOR CENTRAL HACIA UNA PLURALIDAD DE UNIDADES . EL DISPOSITIVO BASA SU ACTUACION EN UN MICROORDENADOR , UNA UNIDAD DE MEMORIA PROGRAMADA DE CONTROL, UNA UNIDAD CONTROLADORA DE ACCESO DIRECTO A MEMORIA Y UNA UNIDAD CONTROLADORA DE INTERRUPCION PROGRAMABLE ; TODOS ELLOS VAN CONECTADOS A UNA LINEA GENERAL DE ENTRADA/SALIDA. EL SISTEMA PERMITE TRANSFERIR DATOS DESDE LA MEMORIA HACIA LA MEMORIA DEL CONTROLADOR , A LA VEZ QUE SE ESTAN TRANSMITIENDO DATOS DESDE O HACIA DICHA MEMORIA.