CIP-2021 : G11C 11/40 : que utilizan transistores.
CIP-2021 › G › G11 › G11C › G11C 11/00 › G11C 11/40[3] › que utilizan transistores.
Notas[n] desde G11C 11/02 hasta G11C 11/54:
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad).
G11C 11/40 · · · que utilizan transistores.
CIP2021: Invenciones publicadas en esta sección.
(01/11/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: WITTMANN, FRANZ, GOSSNER, HARALD, DR., EISELE, IGNAZ, PROF., RAMGOPAL RAO, VALIPE.
LA INVENCION SE REFIERE A UNA CELULA DE ALMACENAMIENTO DE 3 TRANSISTORES QUE CONTIENE UN TRANSISTOR BIESTABLE DE EFECTO CAMPO BIMOS CON UNA REGION DE CANAL FLOTANTE TOTALMENTE VACIA QUE PRESENTA UNA CARACTERISTICA DE VOLTAJE DE COMPUERTA CONDICIONADA POR HISTERESIS. A EFECTOS DE GRABACION, LA COMPUERTA (G) DE LA CELULA DE ALMACENAMIENTO PUEDE CONECTARSE A UN PRIMER CONDUCTOR DE BIT (BL1) Y, A EFECTOS DE LECTURA, SU SEGUNDA CONEXION DE CANAL (S) PUEDE UNIRSE A UN SEGUNDO CONDUCTOR DE BIT (BL2), PUDIENDO SER AMBOS CONDUCTORES DE BIT (BL1, BL2) IDENTICOS. LA CONEXION ENTRE LOS CONDUCTORES DE BIT (BL1, BL2) Y EL TRANSISTOR BIESTABLE BIMOS PUEDE REALIZARSE POR MEDIO DE UN PRIMER TRANSISTOR (T1) O UN SEGUNDO TRANSISTOR (T2), ESTANDO CADA TRANSISTOR CONTROLADO POR UNA LINEA DE PALABRA (WL1, WL2).
PERFECCIONAMIENTOS EN MEMORIAS DE CIRCUITOS INTEGRADOS.
(16/02/1981). Solicitante/s: MOSTEK CORPORATION.
CIRCUITO PARA CELULA DE MEMORIA DISPUESTA EN CIRCUITO INTEGRADO. UNA CELULA DISPONE DE DOS LINEAS DE ENTRADA DE DATOS COMPLEMENTARIOS (D, D); DOS RESISTENCIAS (R1, R2) CONECTAN UNA FUENTE DE CORRIENTE A LOS NODOS DE DATOS INTERNOS DESDE LAS LINEAS DE DATOS (D, D), MANTENIDAS EN ESTADO ALTO CON TENSION PROXIMA A LA DE ALIMENTACION. DENTRO DE LA CELULA SE DISPONEN DOS TRANSISTORES DE ALMACENAMIENTO DE DATOS (Q1, Q2) DEL TIPO EFECTO CAMPO, Y DOS TRANSISTORES ACTIVADORES (Q3, Q4) DEL MISMO TIPO, QUE VAN CONECTADOS A LA LINEA DE DIRECCION O LOCALIZACION (RA). DURANTE EL FUNCIONAMIENTO DE LA CELULA, LA LINEA DE DIRECCION (RA) ESTA EN ESTADO BAJO, Y POR TANTO, LOS TRANSISTORES ACTIVADORES (Q3, Q4) SE DESCONECTAN. ESTO HACE QUE LAS LINEAS DE DATOS (D, D) TENGAN LA TENSION DE ALIMENTACION EN SU TOTALIDAD.
PERFECCIONAMIENTOS EN CELULAS DE MEMORIAS DE CIRCUITO INTEGRADO.
(16/09/1980) La presenta invención consigue una reducción de área debido a la alimentación de la línea de datos a nivel del substrato. Esta línea de datos se forma en una segunda capa de polisilicio se pone en contacto con el área del substrato formada durante el dotado o adulteración del drenador y la fuente para hacer una conexión eléctrica al terminal (fuente o drenador) de un transistor de la célula de la memoria. La puerta del transistor de la célula de la memoria se forma también en la segunda capa de po9lisilicio y se concreta a una linea de palabras. El electrodo inferior del capacitador se forma dopando el substrato y se conecta…
UN DISPOSITIVO DE MEMORIA ELECTRONICA DE SEGURIDAD.
(01/06/1965). Ver ilustración. Solicitante/s: COMPAGNIE DES FREINS ET SIGNAUX WESTINGHOUSE.
Resumen no disponible.
