CIP-2021 : G11C 11/404 : con una puerta de transferencia de carga, p. ej. un transistor MOS, por celda.
CIP-2021 › G › G11 › G11C › G11C 11/00 › G11C 11/404[6] › con una puerta de transferencia de carga, p. ej. un transistor MOS, por celda.
Notas[n] desde G11C 11/02 hasta G11C 11/54:
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad).
G11C 11/404 · · · · · · con una puerta de transferencia de carga, p. ej. un transistor MOS, por celda.
CIP2021: Invenciones publicadas en esta sección.
CELULA DE MEMORIA DINAMICA ACTIVA.
(01/12/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: LANCASTER, LOREN THOMAS.
LA CELULA DE MEMORIA DINAMICA COMPRENDE UN TRANSISTOR DE ALMACENAMIENTO Y UN TRANSISTOR DE ACCESO. LA PUERTA DEL TRANSISITOR DE ALMACENAMIENTO SE UTILIZA COMO UN ELECTRODO CAPACITADOR DE ALMACENAMIENTO , Y SE CONECTA A UNA FUENTE RESISTOR DE RESISTENCIA. EL COLECTOR DEL TRANSISTOR DE ALMACENAMIENTO SE CONECTA A UNA FUENTE DE POTENCIAL ELECTRICO (E.G.,VCC). EL TRANSISTOR DE ACCESO CONECTA LA FUENTE DEL TRANSISTOR DE ALMACENAMIENTO A UNA LINEA BIT. ESTA DISPOSICION MULTIPLICA LA CAPACIDAD EFECTIVA DE LA PUERTA DEL CAPACITADOR DE ALMACENAMIENTO, REDUCIENDO EL AREA REQUERIDA Y HACIENDO LA ESTRUCTURA MAS COMPACTA QUE UN INACTIVO TIPICO (UN TRANSISTOR) CELULA DRAM. COMO INNOVACION PRFERIDA, EL RESISTOR ESTA FORMADO PARA APLAZAR AL TRANSISTOR DE ALMACENAMIENTO, Y EL COLECTOR DEL TRANSISTOR DE ALMACENAMIENTO SE CONECTA A VCC POR MEDIO DE LA PARED LATERAL DE UNA ZANJA FORMADA EN EL SUBSTRATO DEL SEMICONDUCTOR.
MEMORIA DINAMICA VERTICAL DE ALTA DENSIDAD.
(16/03/1992). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es: FITZGERALD, BRIAN F., NGUYEN, KIMM YEN T., NGUYEN, VAN S.
MEMORIA DINAMICA RAM, CADA UNA DE CUYAS CELDAS , TIENE UN CAPACITOR DE ALMACENAMIENTO E INTERRUPTOR Y UN BIT DE COMPROBACION DE LINEA O PLACA SITUADO EN UNA PARED LATERAL DE UN CANAL QUE SE HALLA EN UN SUBSTRATO SEMICONDUCTOR . EL ANCHO DEL CANAL DEFINE LA LONGITUD DEL CONMUTADOR, TENIENDO EL CAPACITOR DE ALMACENAMIENTO Y UN BIT DE COMPROBACION DE LINEA ALTAMENTE CONDUCTOR SITUADOS EN PAREDES LATERALES OPUESTAS DEL CANAL. EN UN SISTEMA DE TALES CELDAS, EL BIT DE COMPROBACION DE LINEA O PLACA QUE CONECTA UN GRAN NUMERO DE CELDAS DEL SISTEMA SE EXTIENDE CONTINUAMENTE DE CELDA A CELDA EN UNA PARED LATERAL DEL CANAL. DE FORMA SIMILAR, LOS CAPACITORES DE ALMACENAMIENTO DE ESTAS CELDAS TIENEN UNA PLACA COMUN ALTAMENTE CONDUCTORA QUE SE EXTIENDE CONTINUAMENTE EN LA PARED OPUESTA DEL CANAL.
UNA DISPOSICION DE CIRCUITO PERCEPTOR DE TRANSFERENCIA DE CARGA.
(16/02/1977). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.
Resumen no disponible.
PERFECCIONAMIENTOS EN UN SISTEMA DE MEMORIA.
(01/07/1976). Solicitante/s: TELETYPE CORPORATION.
Resumen no disponible.
PERFECCIONAMIENTOS INTRODUCIDOS EN UN SISTEMA DE ACCESO PARA UNA MEMORIA DE DATOS DE ACCESO ALEATORIO.
(16/05/1976). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.
Resumen no disponible.
UNA DISPOSICION DE CIRCUITO PARA TRANSFERIR UNA CARGA ALMACENADA DESDE UN CONDENSADOR DE ALMACENAMIENTO A UN CONDENSADOR DE MEDIDA.
(01/02/1976). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.
Resumen no disponible.