(16/08/2006). Ver ilustración. Solicitante/s: SONY CORPORATION. Inventor/es: HIRABAYASHI, MITSUHIRO, NAKANISHI, KENICHI.

UN APARATO DE PROCESO DE DATOS Y UN APARATO DE ALMACENAMIENTO EXTERNO DISPUESTOS PARA TRANSMITIR DATOS USANDO SEÑALES SERIE Y CAPACES DE REDUCIR EL NUMERO DE LINEAS DE SEÑAL PARA UTILIZAR EN LA TRANSMISION DE DATOS SERIE. UNA LINEA CLK, UNA LINEA DE CONTROL Y UNA LINEA DT ESTAN DISPUESTAS ENTRE UN APARATO DE PROCESO DE DATOS Y UNA TARJETA DE MEMORIA. LA LINEA DT ES UNA LINEA A TRAVES DE LA CUAL LOS DATOS Y LOS COMANDOS CONFORMADOS COMO SEÑALES SERIE SON TRANSMITIDOS BIDIRECCIONALMENTE. SE TRANSMITE UNA SEÑAL DE SINCRONIZACION A LA LINEA CLK. SE SUMINISTRA UNA SEÑAL DE CONTROL DESDE EL APARATO DE PROCESO DE DATOS A LA TARJETA DE MEMORIA A TRAVES DE LA LINEA DE CONTROL. EN UN PERIODO DE TIEMPO EN EL QUE EL NIVEL DE LA SEÑAL DE CONTROL ES ALTO, SE TRANSMITEN A LA LINEA DT LOS DATOS O UN COMANDO. EN UN PERIODO DE TIEMPO EN EL QUE EL NIVEL DE LA SEÑAL DE CONTROL ES BAJO, SE TRANSMITE A LA LINEA DT UNA SEÑAL DE ESTADO DESDE LA TARJETA DE MEMORIA.

(01/05/2006). Ver ilustración. Solicitante/s: KONINKLIJKE PHILIPS ELECTRONICS N.V.. Inventor/es: SESSIONS, D.C.

Disposición paralela de comunicación de datos que incluye circuitos para calibrar datos, que comprende: - una disposición paralela de rutas (106A-N) de datos para pasar datos en paralelo entre al menos dos nodos ; la disposición paralela de comunicación de datos se caracteriza por comprender además: - una ruta (106M) de calibración adicional para la calibración de datos; - unos circuitos de modo de calibración adaptados para comparar una secuencia de datos por la ruta de calibración en relación con una secuencia ajustada de datos que están pasándose en una de las múltiples rutas de datos, estando también adaptados los circuitos de modo de calibración para ajustar un tiempo de transmisión en respuesta a la comparación.

(16/06/2005). Ver ilustración. Solicitante/s: GRUNDIG MULTIMEDIA B.V.. Inventor/es: FISCHER, HORST.

Dispositivo para la reposición de circuitos integrados conectados en un bus, con: - un bus, que presenta una línea de datos y una línea de pulsos de reloj, - varios circuitos integrados conectados en el bus y - un microcontrolador conectado en el bus, caracterizado porque - presenta, además, un detector del estado del bus que, en el caso de presencia de una interferencia del bus, emite una primera señal de reposición (r1) para la reposición de los circuitos integrados conectados en el bus.

(01/06/2005). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: ABERT, MICHAEL.

Procedimiento para transmitir datos (D) por medio de una unidad de transmisión de datos entre las unidades de procesamiento de datos de un sistema de procesamiento de datos, de modo que los datos (D) se transmiten de forma paralela en como mínimo dos protocolos, de manera que mediante un primer protocolo se transmiten datos (D) en una primera gama de frecuencias con una primera secuencia de señales y a un primer nivel de señales y, mediante un segundo protocolo, se transmiten otros datos (D) en una segunda gama de frecuencias con una segunda secuencia de señales y a un segundo nivel de señales, caracterizado porque un nivel de conmutación del primer protocolo se diferencia de un nivel de conmutación del segundo protocolo.

(01/09/2003). Solicitante/s: THOMSON LICENSING S.A.. Inventor/es: GAEDKE, KLAUS, SCHWEIDLER, SIEGFRIED, HEIGHWAY, TIMOTHY.

Método para la compilación de paquetes de datos para transmisión isócrona de datos a través de un bus de datos, denominado en adelante paquetes bus, estando definido el formato de datos para la transmisión isócrona de datos en una cabecera de formato de datos isócronos (CIPH) del paquete bus, caracterizado porque cuando se establece la transmisión isócrona de datos en un dispositivo de transmisión de datos, la cabecera de formato de datos isócronos (CIPH) es escrita tanto en un registro especial como en una memoria intermedia para los paquetes bus, y porque los datos útiles del paquete bus son adjuntados a la cabecera de formato de datos isócronos (CIPH) de la memoria intermedia.

(01/12/2001). Ver ilustración. Solicitante/s: FREECOM COMPUTER PERIPHERIE GMBH. Inventor/es: BOTS, PIETER.

LA INVENCION SE REFIERE A UN DISPOSITIVO AUXILIAR PARA CONECTAR PERIFERICOS A UN ORDENADOR PERSONAL. EL DISPOSITIVO AUXILIAR SE CONECTA AL INTERFAZ EN PARALELO DEL ORDENADOR Y ESTA CONFIGURADO SUSTANCIALMENTE COMO UNA CONEXION DE DOBLE ENCHUFE, POR LO QUE EL DISPOSITIVO AUXILIAR PUEDE CONECTARSE POR UN LADO AL INTERFAZ EN PARALELO DEL ORDENADOR Y, POR EL OTRO LADO, AL PUERTO DE LA IMPRESORA. DENTRO DEL DISPOSITIVO AUXILIAR SE ENCUENTRA SITUADA UNA UNIDAD DE CONTROL QUE PERMITE EL USO MULTIPLE DE DICHO INTERFAZ. LA UNIDAD DE CONTROL LLEVA UN CABLE CONECTOR PARA OTROS DISPOSITIVOS PERIFERICOS. LA SALIDA DEL CABLE SE ENCUENTRA SITUADA DENTRO DE LA EXTENSION LONGITUDINAL DEL ALOJAMIENTO. LA ENERGIA SE SUMINISTRA A LA UNIDAD DE CONTROL A TRAVES DE OTROS DISPOSITIVOS PERIFERICOS, CUYAS NECESIDADES DE POTENCIA NO QUEDAN AFECTADAS POR LA UNIDAD DE CONTROL, QUE SOLO CONSUME PEQUEÑAS CANTIDADES DE ENERGIA.

(16/02/2000). Solicitante/s: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSCHAFT. Inventor/es: SACHS, HARALD, DIPL.-ING.

SE PROPONE UN SISTEMA MULTIPROCESADOR CON UNA MULTIPLICIDAD DE SISTEMAS BUS EN SERIE DISPUESTOS DE FORMA PARALELA, A LOS QUE PUEDEN SER CONECTADOS UNA ALTA CANTIDAD DE COMPONENTES (SPK1, SPKM, SSK) DE SISTEMA. EN LOS COMPONENTES (SPK1, SPKM, SSK) DE SISTEMA, SE TRATA DE COMPONENTES DE (SPK1, SPKM) DE SISTEMA PROCESADOR QUE MUESTRA UNA MEMORIA CACHE Y ALREDEDOR DE COMPONENTES DE SISTEMA-MEMORIA. CADA COMPONENTE (SPK1, SPKM, SSK) DE SISTEMA ESTA UNIDO CON CADA SISTEMA BUS EN SERIE. LOS COMPONENTES (SPK1, SPKM) DE SISTEMA-PROCESADOR DISPONEN PARA CADA BUS (SB1, SBN-1, SBN) DE ALTA VELOCIDAD EN SERIE, MEDIOS PARA EL MANTENIMIENTO DE LOS DERECHOS DE CONSISTENCIA DEL CONTENIDO DE LA MEMORIA CACHE.

(16/05/1998). Solicitante/s: HUGHES AIRCRAFT COMPANY. Inventor/es: DAVIES, STEVEN P., RICHARDS, WILLIAM A.

APARATO DE INTERFAZ PARA ORDENADOR QUE PROPORCIONA UN EFICAZ INTERFAZ PARA ORDENADOR, QUE TRANSFIERE SEÑALES DE CONTROL Y DATOS UTILIZANDO UNA VARIEDAD DE PROTOCOLOS DE COMUNICACIONES ENTRE UN PROCESADOR DE SEÑALES Y DISPOSITIVOS EXTERNOS ACOPLADOS AL MISMO. EL INTERFAZ COMPRENDE UNA PLURALIDAD DE PUERTOS DE CONTROL Y TRANSFERENCIA DE DATOS, QUE INCLUYEN UN PUERTO SERIE Y CUATRO PUERTOS PARALELOS CONFIGURABLES. UNA PLURALIDAD DE CONTROLADORES SE ACOPLAN POR INTERFAZ CON EL PROCESADOR DE SEÑALES PARA DIRIGIR EL FLUJO DE SEÑALES DE CONTROL Y DATOS ENTRE DISPOSITIVOS. ADEMAS, Y CON OBJETO DE AUMENTAR LA VELOCIDAD DE OPERACION DEL INTERFAZ, SE DESCRIBEN TAMBIEN CIRCUITOS QUE CONTROLAN BUFFERS DE TRES ESTADOS EN LOS BUSES DE CONTROL Y DATOS ACOPLADOS A LAS PUERTAS SERIE Y PARALELAS CUYOS CIRCUITOS PROPORCIONAN CARACTERISTICAS DE COLECTOR ABIERTO SIN SACRIFICAR LA VELOCIDAD DEL BUFFER DE TRES ESTADOS.

(01/12/1997). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BOZENHARDT, JOHANNES, ABERT, MICHAEL, BLOCK, SIEGFRIED, LEIGSNERING, FRANZ, PFATTEICHER, WERNER, SCHEWE, FRANZ-CLEMENS.

LA INVENCION SE REFIERE A UNA DISPOSICION PARA TRANSMISION DE DATOS POR MEDIO DE UN BUS CON UNA UNIDAD CENTRAL Y UNA PLURALIDAD DE UNIDADES PERIFERICAS CONECTADAS AL BUS, DE FORMA QUE EN CADA UNA DE ELLAS SE DISPONE DE FORMA LOCALIZADA DE UN CAMPO DE DIRECCIONADO FISICO DE TAMAÑO PREDETERMINADO MEDIANTE CONEXION DE DIRECCINADO DE PUNTO. UNA UNIDAD DE CONVERSION PROGRAMABLE UBICA LA DIRECCION LOGICA UTILIZADA EN LA UNIDAD CENTRAL CON LA DIRECCION FISICA CORRESPONDIENTE. ESTOS ESPACIOS EN LOS CAMPOS DE DIRECCION FISICA ORIGINADOS MEDIANTE EL PROCESO DE DIRECCIONADO GEOGRAFICO NO TIENEN EFECTO SOBRE LAS DIRECCIONES DE LOS PROGRAMAS DEL UTILIZADOR Y LOS DATOS DEL PROCESO PUEDEN SER SUMINISTRADOS MEDIANTE DIRECCIONES LOGICA SECUENCIALES. LA INVENCION ES APLICABLE EN SISTEMAS BUS.

(16/09/1997). Solicitante/s: ALCATEL SEL AKTIENGESELLSCHAFT ALCATEL N.V.. Inventor/es: KOPP, DIETER.

PARA ALMACENAMIENTO Y REPRODUCCION DE DATOS DIGITALES SE UTILIZAN SISTEMAS DRAM (DYNAMIC RANDOM-ACCESS MEMORY) O PARA EL ALMACENAMIENTO DE MENSAJES Y REPRODUCCION SISTEMAS ARAM (AUDIO RANDEM-ACCESS MEMORY). LOS COMPONENTES SON CAROS Y EN CASO DE FALLO DE CORRIENTE PIERDEN SUS DATOS ALMACENADOS. UTILIZACION DE MEMORIAS PERMANENTES, PROGRAMABLES, DESCONECTABLES ELECTRICAMENTE, DE LOS CONOCIDOS SISTEMAS EEPROM (ELECTRICALLY ERASABLE AND PROGRAMMABLE READ ONLY MEMORY) EN UNA ESTRUCTURA DE BLOQUE PARA UTILIZACION DE MEMORIAS DE MASA Y UN SOFTWARE DE CONTROL ESPECIAL. UN PROCESADOR (DSP) DE SEÑAL SE UNE CON LA MEMORIA (EEPROM) PERMANENTE SUBDIVIDIDA EN SEGMENTOS DE FORMA DIRECTA. LOS ACCIONADORES DE SOFTWARE EN EL PROCESADOR (DSP) DE SEÑAL DIGITAL PERMITEN UNA ESCRITURA EN FORMA DE SEGMENTOS Y UNA LECTURA ENTRE EL PROCESADOR DE SEÑAL DIGITAL Y LA MEMORIA PERMANENTE.

(01/06/1997). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: RENSCHLER, ALBERT, ABERT, MICHAEL, KUHLERS, JURGEN.

LA INVENCION SE REFIERE A UNA DISPOSICION CON AL MENOS UNA UNIDAD MAESTRA CONECTADA MEDIANTE UN BUS A UNIDADES ESCLAVAS, DISPONIENDO CADA UNA DE ELLAS DE UNA MEMORIA EN DONDE LA UNIDAD MAESTRA REALIZA OPERACIONES DE LECTURA Y/O ESCRITURA. LOS MEDIOS ADECUADOS HACEN POSIBLE PARA LA UNIDAD MAESTRA LA INICIALIZACION DEL ACCESO DE DATOS DE MANERA UNIFORME SOBRE CADA UNA DE LAS UNIDADES ESCLAVAS DE ACUERDO CON UN PROTOCOLO DE COMUNICACION PREDETERMINADO. LA PROPUESTA ES TAMBIEN PARA UNA UNIDAD ESCLAVA QUE ES ADECUADA PARA COMUNICACION CON UNA UNIDAD MAESTRA DE ACUERDO CON EL INDICADO PROTOCOLO. LA INVENCION SE UTILIZA EN DISPOSITIVOS DE AUTOMATIZACION.

(01/10/1992). Solicitante/s: FORCE COMPUTERS GMBH. Inventor/es: JAKEL, HANS-JURGEN.

EL INVENTO SE TRATA DE UNA COMPUTADORA CON AL MENOS UN GRUPO DE CONSTRUCCION, TRANSMITIENDO Y AL MENOS DOS, RECIBIENDO, DONDE AL MENOS LOS GRUPOS DE CONSTRUCCION, QUE RECIBEN ESTAN CONECTADOS SOBRE DIRECCIONES CONECTADOS PARALELAMENTE, UNO AL OTRO, Y DONDE HAY PREVISTOS DIRECCIONES DE SEÑAS (A31 A A0), CON CUAL CADA GRUPO DE CONSTRUCCION, QUE RECIBE ES REACCIONABLE INEQUIVOCAMENTE. ADEMAS EL GRUPO DE CONSTRUCCION, QUE REACCIONA A TRAVES DE LA SEÑAL DE DIRECCION HABITUAL, LEE LOS DATOS PREPARADOS EN LA DIRECCION DE DATOS (D31 A D0). EN EL GRUPO DE CONSTRUCCION, QUE TRANSMITE HAY PREVISTO UN DISPOSITIVO DE DESCIFRA, QUE DESCIFRA LAS DIRECCIONES DE SEÑAS, CORRESPONDIENTES A CADA GRUPO DE CONSTRUCCION, QUE RECIBE, DE MANERA QUE ES POSIBLE UNA REACCION, AL MISMO TIEMPO, DE VARIOS GRUPOS DE CONSTRUCCION. LOS GRUPOS DE CONSTRUCCION, QUE RECIBEN ESTAN CONECTADOS, UNO CON OTRO, Y CON LOS GRUPOS DE CONSTRUCCION, QUE TRANSMITEN, A TRAVES DE UN DIRECCION COMUN DE LA RETROALIMENTACION.

(01/03/1992). Ver ilustración. Solicitante/s: ANGEL IGLESIAS, S.A.. Inventor/es: RODRIGUEZ NAVARRETE,LUIS.

EQUIPO REPARTIDOR DE DATOS ENTRE ESTACIONES CON DESACOPLAMIENTO ELECTRICO ENTRE ELLAS, DE LAS QUE UTILIZAN UN BUS DE DATOS Y UN BUS DE CONTROL, DISPONIENDOSE A LA ENTRADA/SALIDA DE LA ESTACION PRIMARIA Y A LA ENTRADA/SALIDA DE LAS ESTACIONES SECUNDARIAS SE DISPONE UNOS INTERFACE RS485, CONSTANTE CADA UNO DE ELLOS DE UN AMPLIFICADOR-ADAPTADOR PARA EL BUS DE DATOS Y UN ADAPTADOR PARA EL BUS DE CONTROL, COMBINANDOSE LAS SALIDAS DE LAS ESTACIONES SECUNDARIAS EN UNOS CIRCUITOS LOGICOS DE EXCLUSION DE ODO QUE UNA VEZ UNA ESTACION SECUNDARIA HA TOMADO EL CONTROL DE UNA VIA, TODAS LAS DEMAS QUEDAN INHIBIDAS, Y DISPONIENDOSE ENTRE ELLAS Y LA ESTACION PRIMARIA UN DISPOSITIVO DE OPTOACOPLAMIENTO. DE APLICACION EN TELEINDICADORES DE AEROPUERTOS.

(16/02/1992). Ver ilustración. Solicitante/s: ANGEL IGLESIAS, S.A.. Inventor/es: RODRIGUEZ NAVARRETE,LUIS.

SISTEMA DE TRANSMISION DE DATOS A ALTA VELOCIDAD PARA TERMINALES QUE TRABAJAN A BAJA VELOCIDAD, QUE CONSTA DE: UN MODULO CONTROLADOR DE COMUNICACIONES DE ACUERDO CON LA NORMA BITBUS CON UN MICROCONTROLADOR DE LA FAMILIA 8044 UNIDO A UNA MODULO DE COMUNICACIONES QUE CONSTA DE UNA MEMORIA RAM DE DOBLE PUERTA QUE SE COMUNICA CON UN MODULO CONVERTIDOR DE PROTOCOLOS QUE CONSTA DE UN MICROPROCESADOR Z80 DE CONTROL DE LAS COMUNICACIONES A TRAVES DE LOS CANALES LENTOS, UNA CAPACIDAD DE MEMORIA PARA MANTENER EN EJECUCION CUATRO TAREAS DE COMUNICACION COMPLETAS A BAJA VELOCIDAD, PARA EL PROCESO DE TRANSMISION Y GENERACION DE UN PROTOCOLO ORIENTADO A CARACTER PARA LOS CIRCUITOS DE SALIDA HACIA LOS TERMINALES. DE APLICACION EN TELEINDICADORES DE AEROPUERTOS.

(01/04/1991). Solicitante/s: DEUTSCHE THOMSON-BRANDT GMBH. Inventor/es: FULDNER, FRIEDRICH, ROHDE, WILFRIED.

EN UN PROCEDIMIENTO PARA INTERCAMBIO DE DATOS ENTRE DOS PROCESADORES QUE ESTAN CONECTADOS ENTRE SI MEDIANTE TRES CONDUCCIONES EL PROCESADOR EMISOR INDICA LA EMISION DE DATOS SOBRE UNA CONDUCCION COLOCADA SOBRE EL. EL PROCESADOR RECEPTOR RESPONDE LA INDICACION DEL PROCESADOR EMISOR QUE DA RECIBO DE NUEVO DE LA RESPUESTA DEL PROCESADOR RECEPTOR. LA RECEPCION DEL RECIBO DEL PROCESADOR EMISOR SE COMUNICA DESDE EL PROCESADOR RECEPTOR AL PRCESADOR EMISOR EL CUAL SOBRE ESTA COMUNICACION COMIENZA LA EMISION DE DATOS. EN EL CASO DE QUE AMBOS PROCESADORES QUIERAN EMITIR AL MISMO TIEMPO, FINALMENTE, UNO DE AMBOS PROCESADORES PREGUNTA DOS VECES A LA CONDUCCION COLOCADA EN EL OTRO PROCESADOR. SOLO CUANDO UNO DE LOS PROCESADORES HA COMPROBADO CON LAS DOS PREGUNTAS QUE EL OTRO PROCESADOR NO VA A EMITIR, EMPIEZA LA EMISION DE DATOS. DE OTRO MODO VUELVE A LA DISPOSICION DE RECEPTOR.