(04/12/2019) Un dispositivo de memoria, siendo el dispositivo de memoria una memoria dinámica de acceso aleatorio, DRAM, y que comprende: una matriz de memoria que incluye un primer grupo de células de memoria y un segundo grupo de células de memoria acopladas a una pluralidad de líneas de bits y una pluralidad de líneas de palabras; una pluralidad de circuitos de los amplificadores de detección acoplados a la pluralidad de líneas de bits, en el que cada circuito del amplificador de detección incluye un amplificador de detección y está configurado para detectar y amplificar una diferencia de tensión entre dos de las líneas de bits acopladas a…

(16/07/2014) Memoria Dinámica de Acceso Aleatorio (DRAM) que comprende: una celda de memoria acoplada a un par de líneas de bit y a una línea de palabra; un dispositivo de habilitación de líneas de palabra acoplado a la línea de palabra para poner en estado activo la línea de palabra; un amplificador de detección acoplado al par de líneas de bit para detectar niveles de voltaje en el par de líneas de bit y restaurar una carga en la celda de memoria; un circuito de ecualización de líneas de bit acoplado al par de líneas de bit para precargar el par de líneas de bit; y caracterizada por que la DRAM incluye un circuito de temporización para recibir una señal de control y controlar el circuito de ecualización de líneas de bit, el dispositivo de habilitación de líneas de palabra, y el amplificador de detección; en la que, en un primer flanco de la…