CIP-2021 : H03K 19/21 : Circuitos O EXCLUSIVO, es decir, que dan una señal de salida si existe una sola señal de entrada;
Circuitos de COINCIDENCIA, es decir, dan una señal de salida si todas las señales de entrada son idénticas.
CIP-2021 › H › H03 › H03K › H03K 19/00 › H03K 19/21[2] › Circuitos O EXCLUSIVO, es decir, que dan una señal de salida si existe una sola señal de entrada; Circuitos de COINCIDENCIA, es decir, dan una señal de salida si todas las señales de entrada son idénticas.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M).
H03K 19/00 Circuitos lógicos, es decir, teniendo al menos dos entradas que actúan sobre una salida (circuitos para sistemas de computadores que utilizan la lógica difusa G06N 7/02 ); Circuitos de inversión.
H03K 19/21 · · Circuitos O EXCLUSIVO, es decir, que dan una señal de salida si existe una sola señal de entrada; Circuitos de COINCIDENCIA, es decir, dan una señal de salida si todas las señales de entrada son idénticas.
CIP2021: Invenciones publicadas en esta sección.
Determinación inductiva de la posición.
(30/01/2019) Dispositivo para la determinación inductiva de la posición que comprende:
- una bobina ;
- un elemento para influir en un campo magnético en la zona de la bobina ;
- un generador de señal para poner a disposición una señal digital;
- un elemento de retardo con una entrada y una salida;
- construyéndose el elemento de retardo en base a la bobina y dependiendo un tiempo de retardo, entre un flanco de señal en la entrada y un flanco de señal correspondiente en la salida, de la inductancia de la bobina ;
- un comparador para la puesta a disposición de un pulso diferencial digital cuya longitud depende de una diferencia de tiempo de flancos de señal correspondientes en la entrada y en la salida del elemento de retardo ;
…
Divisor de reloj programable de alta velocidad.
(09/01/2019) Un procedimiento para dividir una señal de reloj de entrada por una proporción de división programable, el procedimiento que comprende:
contar , en los bordes de la señal de reloj de entrada, el módulo de la proporción de división programable para producir una señal de recuento;
producir , en función de la señal de recuento y la proporción de división programable, una señal de reloj de media tasa común, una señal de reloj de media tasa par y una señal de reloj de media tasa impar, cada una alternando a una mitad de la tasa de la señal de reloj de salida; y
combinar la señal de reloj de media tasa común y la señal de reloj de media tasa par para producir una señal de reloj par;
combinar la señal de reloj de media tasa común y la señal de reloj de media tasa impar para producir una señal de reloj impar; y
seleccionar…
Diseños para lógica XOR y XNOR.
(08/06/2016). Solicitante/s: Tela Innovations, Inc. Inventor/es: BECKER,SCOTT T.
Un diseño de circuito exclusivo OR lógico, que comprende:
seis transistores PMOS; y
cinco transistores NMOS,
en el que los cinco transistores NMOS se emparejan respectivamente con cinco de los seis transistores PMOS, de tal manera que cada par de transistores NMOS y PMOS se define para compartir una estructura de electrodo de puerta contigua colocada a lo largo de una respectiva de cinco pistas de electrodo de puerta,
en el que un sexto de los seis transistores PMOS se define por una estructura de electrodo de puerta colocada a lo largo de una sexta pista de electrodo de puerta, de tal manera que el sexto transistor PMOS no comparte la sexta pista de electrodo de puerta con otro transistor dentro del diseño de circuito lógico exclusivo OR y
en el que las seis pistas de electrodo de puerta se orientan paralelas entre sí.
PDF original: ES-2634499_T3.pdf
Circuito y diseños para lógica XOR y XNOR.
(13/01/2016) Un circuito lógico exclusivo OR, que comprende:
un primer inversor de entrada que tiene una entrada conectada a un primer nodo de entrada;
un segundo inversor de entrada que tiene una entrada conectada a un segundo nodo de entrada;
un inversor de salida que tiene una salida conectada a un nodo de salida;
una puerta de transmisión conectada para ser controlada por el estado lógico presente en el primer nodo de entrada, la puerta de transmisión se conecta para pasar a través de una versión del estado lógico presente en el segundo nodo de entrada al nodo de salida cuando se controla para transmitir por el estado lógico presente en el primer nodo de entrada, la puerta de transmisión definida…
MULTIPLICADOR DE FRECUENCIA QUE COMPRENDE UN ARBOL DE PUERTAS LOGICAS O-EXCLUSIVO DE TIPO CMOS.
(16/10/1999). Solicitante/s: BULL S.A.. Inventor/es: MARBOT, ROLAND, LE BIHAN, JEAN-CLAUDE, COFLER, ANDREW, NEZAMZADEH-MOOSAVI, REZA.
LAS PUERTAS DE TIPO O-EXCLUSIVA DE DOS ENTRADAS (A, B) ESTAN DISPUESTAS EN ESTRUCTURA DE ARBOL POR CAPAS SUCESIVAS DESDE UNA CAPA DE ENTRADA QUE RECIBE SEÑALES DE ENTRADA DEL ARBOL, ESTANDO LA SALIDA DE CADA PUERTA CONECTADA A UNA ENTRADA DE UNA PUERTA DE LA CAPA ADYACENTE. CADA PUERTA COMPRENDE DOS CELULAS (11A, 11B) QUE CONMUTAN SENSIBLEMENTE SIMULTANEAMENTE EN RESPUESTA A LAS DOS SEÑALES COMPLEMENTARIAS RESPECTIVAS (A, NA; B, NB) DE UNA DE LAS DOS ENTRADAS Y QUE PROPORCIONA SEÑALES DE SALIDA RESPECTIVAS REPRESENTATIVAS DE LAS FUNCIONES COMPLEMENTARIAS (XOR- NXOR) DEL TIPO O-EXCLUSIVO. ESTO PERMITE OBTENER TIEMPOS DE PROPAGACION PERFECTAMENTE IGUALES SEAN CUALES SEA LA ENTRADA ACTIVA DEL ARBOL Y EL FRENTE A PROPAGAR.
(01/04/1999). Ver ilustración. Solicitante/s: MENDEZ-VIGO BARASONA, JAVIER.
INVERSOR CONMUTABLE QUE SE ACTIVA CUANDO LA BASE EMISOR PUEDA COMPUTAR, ES DECIR, CUANDO LA SUMA DE LAS CORRIENTES SON IGUALES A LA CORRIENTE DE CORTE, SIENDO UN MERO MECANISMO DE COMPUTO, EN EL QUE AMBAS CORRIENTES SE CONTROLAN ENTRE SI, ES DECIR, CORRIENTE COLECTOR EMISOR MAS CORRIENTE BASE EMISOR IGUAL A LA CORRIENTE DE CORTE. EL INVERSOR ESTA ACTIVADO, CUANDO LA SALIDA ES UNO, ES DECIR, BASE EMISOR MAS (6') IGUAL UNO, Y EL INVERSOR ESTA DESACTIVADO O CERRADO EN EL CASO QUE COLECTOR EMISOR MAS BASE EMISOR SEA IGUAL A CERO.
