(04/12/2019) Un dispositivo de memoria, siendo el dispositivo de memoria una memoria dinámica de acceso aleatorio, DRAM, y que comprende: una matriz de memoria que incluye un primer grupo de células de memoria y un segundo grupo de células de memoria acopladas a una pluralidad de líneas de bits y una pluralidad de líneas de palabras; una pluralidad de circuitos de los amplificadores de detección acoplados a la pluralidad de líneas de bits, en el que cada circuito del amplificador de detección incluye un amplificador de detección y está configurado para detectar y amplificar una diferencia de tensión entre dos de las líneas de bits acopladas a…

(18/06/2014) Un dispositivo semiconductor que comprende: una pluralidad de primeras líneas de datos (drwbus_in) que transmiten una pluralidad de primeros bits de datos; una pluralidad de segundas líneas de datos (drwbus_out) que transmiten una pluralidad de segundos bits de datos; una pluralidad de terceras líneas de datos (rwbus_DQ) que transmiten una pluralidad de terceros bits de datos; un circuito de control de órdenes en ráfagas, BOC, que convierte los primeros bits de datos en los segundos bits de datos mediante el reordenamiento del orden de los primeros bits de datos en base a una información de dirección; un circuito de inversión de bus de datos, DBI, que convierte los segundos bits de datos en los terceros bits de datos mediante la realización de…