CIP-2021 : G06F 15/76 : Arquitecturas de computadores con programas almacenados de propósito general (con tableros de conexiones para la programación G06F 15/08; multicomputadores G06F 15/16).
CIP-2021 › G › G06 › G06F › G06F 15/00 › G06F 15/76[1] › Arquitecturas de computadores con programas almacenados de propósito general (con tableros de conexiones para la programación G06F 15/08; multicomputadores G06F 15/16).
G FISICA.
G06 CALCULO; CONTEO.
G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).
G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de procesamiento de datos en general.
G06F 15/76 · Arquitecturas de computadores con programas almacenados de propósito general (con tableros de conexiones para la programación G06F 15/08; multicomputadores G06F 15/16).
CIP2021: Invenciones publicadas en esta sección.
Configuración de modo arquitectónico en un sistema informático.
(27/02/2019) Un método para reconfigurar un entorno informático, dicho método que comprende:
determinar, mediante un procesador, que un indicador de instalación de facilidad se establece en un valor predeterminado, el valor predeterminado que indica la instalación de una facilidad de modo arquitectónico de configuración en un entorno informático que está configurado para una pluralidad de modos arquitectónicos y tiene una secuencia de encendido definida que es encender el entorno informático en un modo arquitectónico de la pluralidad de modos arquitectónicos, el modo arquitectónico único que comprende una primera arquitectura de conjunto de instrucciones y que tiene un primer conjunto de características soportadas;
en base a la determinación de que el indicador de instalación de facilidad se establece en el valor predeterminado, reconfigurar,…
CONMUTADOR Y COMPONENTES DE RED Y METODO DE FUNCIONAMIENTO.
(01/03/2007) Aparato que comprende: un procesador del punto de control; un dispositivo de interfaz conectado operativamente a dicho procesador del punto de control por un camino de control y que proporciona un camino de datos de alta velocidad, teniendo dicho dispositivo de interfaz un substrato de semiconductores; una pluralidad de procesadores del interfaz formados sobre dicho substrato, siendo el número de dichos procesadores al menos cinco; una memoria interna de instrucciones formada sobre dicho substrato y que almacena instrucciones de manera accesible para dichos procesadores del interfaz; una memoria interna de datos formada sobre dicho substrato y que almacena datos que pasan a través de dicho dispositivo, de manera accesible para dichos procesadores del interfaz; y una pluralidad de…
SISTEMA INTEGRADO DE CONTROL DE MOVIMIENTO DE UN VEHICULO.
(16/10/2006) Un sistema de control integrado de movimiento de vehículo que controla una pluralidad de dispositivos de activación de una manera integrada mediante el uso de un ordenador, basado en información referente a la conducción relacionada con la conducción de un vehículo por un conductor, con el fin de realizar una pluralidad de clases de controles de movimiento de vehículo en un vehículo, caracterizado porque: al menos una configuración de software, de entre la configuración de software y la configuración de hardware del sistema de control integrado de movimiento de vehículo, comprende una pluralidad de secciones que están dispuestas en la forma de una jerarquía que tiene una pluralidad de niveles jerárquicos en una dirección desde el conductor hacia la pluralidad de dispositivos de activación; la…
Dispositivo de procesamiento digital.
(01/08/2002) Un dispositivo de procesamiento digital P, particularmente para procesar datos digitales y estructuras de señales, en que las estructuras de datos y señales comprenden secuencias repetidas y/o patrones anidados, y en que el dispositivo de procesamiento P generalmente está configurado como un árbol normal con n+1 niveles So, S1, ... Sn y degradok,caracterizado porque el dispositivo de procesamiento P está provisto en la forma de un circuito Pn en el nivel Sn, y que forma el nodo raíz del árbol, en que el nivel más próximo Sn-1 está provisto en forma anidada en el circuito Pn, y que comprende k circuitos Pn-1 que forman los nodos hijo del nodo raíz, en que generalmente un nivel subyaciente Sn-q en el circuito Pn, en donde q 2 f1, 2 .. n-1g, comprende k q circuitos Pn-q provistos en forma anidada en los k q-1 circuitos Pn-q+1 en el…
COMPUTADOR MULTINODO DE VIA RECONFIGURABLE.
(16/06/1995) UN COMPUTADOR MULTINODO DE PROCESO EN PARALELO CONSTA DE VARIOS NODOS INTERCONECTADOS DE GRAN CAPACIDAD , CADA UNO DE LOS CUALES INCLUYE UNA VIA RECONFIGURABLE DE UNIDADES FUNCIONALES TALES COMO PROCESADORES LOGICOS ARITMETICOS ENTEROS, PROCESADORES ARITMETICOS DE COMA FLOTANTE, PROCESADORES ESPECIALES, ETC. LA VIA RECONFIGURABLE DE CADA NODO VA CONECTADA A UNA MEMORIA MULTIPLANO MEDIANTE UNA RED DE CONMUTACION DE MEMORIA (MASNET) . LA VIA RECONFIGURABLE INCLUYE TRES SUBESTRUCTURAS BASICAS FORMADAS DE UNIDADES FUNCIONALES SUFICIENTES PARA EFECTUAR EL GRUESO DE TODOS LOS CALCULOS. LA MASNET CONTROLA EL FLUJO DE SEÑALES DESDE LOS PLANOS DE MEMORIA A LA VIA RECONFIGURABLE Y VICEVERSA. LOS NODOS PUEDEN CONECTARSE ENTRE SI MEDIANTE UN DIRECCIONADOR DE DATOS INTERNODO (DIRECCIONADOR DE HIPERESPACIO) A FIN DE…
DISPOSITIVO PARA PROCESAR SEÑALES TELEFONICAS QUE CONSTA DE DISPOSITIVOS PROCESADORES DE SEÑALES DIGITALES COMUNES A UNA PLURALIDAD DE LINEAS DE ABONADOS.
(01/03/1994) DISPOSITIVO PARA PROCESAR SEÑALES TELEFONICAS PARA PONER EN COMUNICACION A UNA PLURALIDAD DE ABONADOS MEDIANTE UN INTERCAMBIO TELEFONICO QUE EMPLEA CIRCUITOS DE TARJETAS DE ABONADOS, QUE CONSTA DE DISPOSITIVOS PROCESADORES DE SEÑAL DIGITAL ADAPTADOS PARA CREAR FUNCIONES DE FILTRADO CON EL FIN DE CONECTAR A LOS ABONADOS ENTRE SI. EL DISPOSITIVO CONSTA, ASOCIADO CON DICHO INTERCAMBIO TELEFONICO, AL MENOS DE DOS DISPOSIVOS PROCESADORES DE SEÑAL DIGITAL COMUNES A UNA PLURALIDAD DE LINEAS DE ABONADOS (10A-10N,11A-11N), CADA UNA DE LAS CUALES ESTA CONECTADA, POR UNA PARTE, AL INTERCAMBIO TELEFONICO Y, POR OTRA, A UN GRUPO DE LINEAS DE ABONADOS Y ADAPTADA…
RED DE COMPUTACION PARALELA PARA REDUCIR EL GRADO ALGEBRAICO DE UNA FUNCION OBJETIVA.
(16/12/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: DENKER, JOHN STEWART, HOWARD, RICHARD EDWIN, JACKEL, LAWRENCE DAVID.
UNA RED ANALOGA ALTAMENTE INTERCONECTADA SE CONSTRUYE CON INTERNEURONAS QUE CONSIDERAN LOS TERMINOS DE UNA FUNCION DE ORDEN MAYOR QUE 2. LA RED COMPRENDE AMPLIFICADORES ANALOGICOS QUE ESTAN CONECTADOS CON UNA MATRIZ DE INTERCONEXION RESISTIVA , LA CUAL CONECTA CADA SALIDA DE AMPLIFICADOR A LA ENTRADA DE TODOS LOS DEMAS AMPLIFICADORES. LAS CONEXIONES INCORPORADAS EN LA MATRIZ SE LLEVAN A CABO MEDIANTE CONDUCTANCIAS CUYOS VALORES SE COMPUTAN DE ACUERDO CON EL CONJUNTO DE LAS RESTRICCIONES DEL PROBLEMA, MIENTRAS LAS VARIABLES DE COSTE DEL PROBLEMA QUE TIENEN QUE SER MINIMIZADAS SE INCORPORAN A LAS SEÑALES DE ENTRADA.
RED DE COMPUTACION ALTAMENTE PARALELA CON VELOCIDAD DE RESPUESTA NORMALIZADA.
(16/12/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: DENKER, JOHN STEWART.
EN REDES COMPUTACIONALES ALTAMENTE PARALELAS SE OBTIENEN SUPERIORES RENDIMIENTOS ECUALIZANDO LAS CONSTANTES DE TIEMPO DE LOS AMPLIFICADORES. DE ACUERDO CON UN ASPECTO DEL INVENTO, UN DISPOSITIVO DE RETROALIMENTACION SE EMPLEA DONDE ANTES ESTABA LA RESISTENCIA (FIG. 2, 22) ENTRE LA ENTRADA DE CADA AMPLIFICADOR I Y TIERRA; Y EL CONDENSADOR ENTRE LA ENTRADA DE CADA AMPLIFICADOR Y TIERRA ESTAN EN CAMBIO CONECTADOS EN PARALELO ENTRE LA ENTRADA DE CADA AMPLIFICADOR Y SU SALIDA CORRESPONDIENTE. DE ACUERDO CON OTRO ASPECTO DEL INVENTO UN DISPOSITIVO DE IMPEDANCIA AJUSTADA (FIG. 3) SE EMPLEA DONDE, POR EJEMPLO, UNA CORRIENTE CERO CON UNA CONDUCTANCIA DISTINTA DE CERO TIENE LUGAR MEDIANTE EL EMPLEO DE CONDUCTANCIAS DE IGUAL VALOR T+IJ Y T-IJ.
RED DE OPTIMIZACION PARA LA DESCOMPOSICION DE SEÑALES.
(16/12/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: HOPFIELD, JOHN JOSEPH, TANK, DAVID WILLIAM.
RED ELECTRICA QUE CONSTA DE AMPLIFICADORES ANALOGICOS CON UNA MATRIZ DE INTERCONEXION DE RESISTENCIA QUE CONECTA LA SALIDA DE CADA AMPLIFICADOR CON LA ENTRADA DE TODOS LOS DEMAS AMPLIFICADORES. LAS CONEXIONES INCORPORADAS EN LA MATRIZ SE CONSIGUEN CON CONDUCTANCIAS CUYOS VALORES SE COMPUTAN DE ACUERDO CON EL CONJUNTO DE FUNCIONES DE DESCOMPOSICION PARA EL CUAL SE BUSCA LA SOLUCION. ADEMAS DE LA ESPECIFICADA CONECTIVIDAD, UNA SEGUNDA MATRIZ CONECTA VOLTAJES APLICADOS EXTERIORMENTE A LAS ENTRADAS DE LOS AMPLIFICADORES POR MEDIO DE RESISTORES CUYOS VALORES TAMBIEN SE COMPUTAN DE ACUERDO CON EL CONJUNTO DE FUNCIONES DE DESCOMPOSICION PARA EL CUAL SE BUSCA LA SOLUCION. MAS AUN, Y DE ACUERDO CON OTRO ASPECTO DEL INVENTO, SE INCLUYEN MEDIOS PARA VARIAR LOS AUMENTOS DEL AMPLIFICADOR DESDE UN VALOR BAJO INICIAL A UN VALOR ALTO FINAL EN EL PROCESO DE BUSQUEDA DE UNA SOLUCION A UN PROBLEMA APLICADO.