CIP-2021 : G11C 7/00 : Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad;
circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).
CIP-2021 › G › G11 › G11C › G11C 7/00[m] › Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).
G11C 7/02 · con medios para evitar las señales parásitas.
G11C 7/04 · con medios para evitar perturbaciones debidas a efectos térmicos.
G11C 7/06 · Amplificadores para lectura; Circuitos asociados.
G11C 7/08 · · Control de los mismos.
G11C 7/10 · Disposiciones de interfaz para entrada/salida [I/O] de datos, p. ej. circuitos de control de entrada/salida [I/O] de datos, memorias intermedias de entrada/salida [I/O] de datos.
G11C 7/12 · Circuitos de control de líneas de bits, p. ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de bits.
G11C 7/14 · Gestión de celdas ficticias; Generadores de tensión de referencia para lectura.
G11C 7/16 · Almacenamiento de señales analógicas en memorias digitales utilizando una disposición que comprende convertidores analógico/digitales [A/D], memorias digitales y convertidores digitales/analógicos [D/A].
G11C 7/18 · Organización de líneas de bits; Disposición de líneas de bits.
G11C 7/20 · Circuitos de inicialización de celdas de memoria, p. ej. al activar o desactivar, borrado de memoria, memoria de imagen latente.
G11C 7/22 · Circuitos de sincronización o de reloj para la lectura-escritura [R-W]; Generadores o gestión de señales de control para la lectura-escritura [R-W].
G11C 7/24 · Circuitos de protección o de seguridad para celdas de memoria, p. ej. disposiciones para impedir la lectura o la escritura involuntaria; Celdas de estado; Celdas de prueba.
CIP2021: Invenciones publicadas en esta sección.
"UNA DISPOSICION PARA DESTRUIR AUTOMATICAMENTE POR BORRADO EL CONTENIDO DE INFORMACION EN MEMORIAS DE DATOS Y MEMORIAS DE PROGRAMA".
(01/12/1982). Solicitante/s: TELEFONAKTIEBOLAGET L M ERICSSON.
_(UNA DISPOSICION PARA DESTRUIR AUTOMATICAMENTE POR BORRADO EL CONTENIDO DE INFORMACION EN MEMORIAS DE DATOS Y MEMORIAS DE PROGRAMA . CONSISTE EN DOTAR A LA BASE DE DATOS DE UN BOTON DE EMERGENCIA QUE CUANDO ES ACTIVADO PROPORCIONA IMPULSOS ELECTRICOS A UN CIRCUITO ELECTRONICO QUE EN PRIMER PASO BORRA TODA LA INFORMACION DE DATOS CONTENIDA EN LA BASE Y EN UN PASO POSTERIOR BORRA TODA LA INFORMACION DE PROGRAMAS CONTENIDA EN LA BASE DE DATOS. CUANDO LA INFORMACION HA SIDO BORRADA, EL CONTENIDO DE LAS CINTAS O MEMORIAS DE DISCO, NO PUEDE SER LEIDO EN OTRAS COMPUTADORAS Y LA BASE DE DATOS NO PUEDE EMPLEARSE PARA DIFUNDIR FALSA INFORMACION.
DISPOSICION ORDENADA DE MEMORIA DE SEMICONDUCTORES.
(01/04/1982). Solicitante/s: N.V. PHILIPS' GLOEILAMPENFABRIEKEN.
DISPOSICION ORDENADA DE MEMORIA DE SEMICONDUCTORES. FORMADO POR UNA PLURALIDAD DE TRANSISTORES DISPUESTOS EN FILAS Y COLUMNAS, UNA PLURALIDAD DE LINEAS DE BITIO PRINCIPALES PARALELAS A DICHAS COLUMNAS Y UNA COLUMNA DE RANSISTORES DE CELULA DE EFERENCIA. COMPLETAN EL DISPOSITIVO UNA SERIE DE LINEAS DE PALABRA (1R0,R127) Y MEDIOS DE DETECCION PARA PERCIBIR LA PRESENCIA DE UN TRANSISTOR DE CELULA DE MEMORIA EN UNA DIRECCION DETERMINADA.
PROCEDIMIENTO PARA RECONOCER Y EVITAR LA TRANSMISION DE CONTENIDOS DE MEMORIA MODIFICADOS POSTERIORMENTE.
(16/04/1980). Solicitante/s: TE KA DE FELTEN & GUILLEAUME FERNMELDEANLAGEN GMBH.
Procedimiento para reconocer y evitar la transmisión de contenidos de memoria modificados posteriormente, en especial en matrices de diodos realizadas como indicadores de identificación en la técnica de las comunicaciones, caracterizado porque a cada bitio de información le están asociados siempre por pares dos puntos de la memoria; la programación de la memoria se lleva a cabo de modo que el par de puntos de memoria asociados a cada bitio de información asuma en cada caso estados opuestos; en la lectura se examina mediante una lógica el estado opuesto del par de puntos de memoria pertenecientes a cada bitio de información; y un interruptor gobernado por la lógica impide la transmisión de la información almacenada si del examen se obtiene un resultado negativo.
DISPOSITIVO DE MEMORIA MAGNÉTICA.
(16/10/1962) Dispositivo de memoria magnética que comprende elementos de material magnético conductor con un lazo de histéresis rectangular y conformados en forma de una película delgada con una dirección preferida de magnetización en el plano de la película y están dispuestos de acuerdo a las filas y columnas de una matriz, estando acoplados los elementos de memoria de una cualquiera de las filas al mismo conductor, mientras que una corriente que circula a través del conductor actúa magnéticamente sobre los elementos de memoria acoplados al mismo en una dirección que forma un ángulo con la dirección de magnetización preferida, y que comprende medios para aplicar un impulso a un conductor para la lectura de la condición de…
SISTEMA MEMORIZADOR MAGNÉTICO.
(16/06/1962). Ver ilustración. Solicitante/s: WESTER ELECTRIC COMPANY, INCORPORATED.
Resumen no disponible.
