Procedimientos y aparatos de reducción de fallos de modo común de sistemas de control de software relacionados con seguridad nuclear.

Un sistema (100) informático para ejecutar una tarea de acuerdo con diferentes frecuencias de reloj para reducir fallos de modo común en el sistema informático,

comprendiendo el sistema informático:

por lo menos una primera división (105-1) y una segunda división (105-N), teniendo la primera división una primera frecuencia de reloj y teniendo la segunda división una segunda frecuencia de reloj, incluyendo cada una de la primera división (105-1) y la segunda división (105-N) un respectivo instrumento (110, 115);

un primer procesador configurado para ejecutar una tarea en la primera división (105-1) de acuerdo con la primera frecuencia de reloj; y

un segundo procesador configurado para ejecutar la tarea en la segunda división (105-N) de acuerdo con la segunda frecuencia de reloj,

en el que cada respectivo instrumento (110, 115) de la primera división (105-1) y la segunda división (105-2) está configurado para:

determinar si una o más de las divisiones está en una condición de disparo, en el que una condición de disparo es indicativa de una inicialización y/o activación de un procedimiento de apagado y/o accionamiento, basándose en la detección de una discrepancia de al menos una de la primera división (105-1) y la segunda división (105-2);

determinar si una división está en un estado de fallo y no puede enviar una señal de disparo; y

accionar el dispositivo externo basándose en una determinación, basándose en un procedimiento de votación, de que existe al menos una condición de disparo y un estado de fallo.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E15154334.

Solicitante: GE-HITACHI NUCLEAR ENERGY AMERICAS LLC.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 3901 CASTLE HAYNE ROAD WILMINGTON, NC 28401 ESTADOS UNIDOS DE AMERICA.

Inventor/es: KAKUNDA,BISHARA E, DROBA,GREGORY S, MEEK,OSCAR L.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F11/14 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 11/00 Detección de errores; Corrección de errores; Monitorización del funcionamiento (métodos o disposiciones para verificar la exactitud del marcado sobre un soporte de registro G06K 5/00; en el registro de información basado en un movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18; en las memorias estáticas G11C 29/00). › Detección o corrección de errores en los datos por redundancia en las operaciones, p. ej. mediante la utilización de diversas secuencias de operaciones que conduzcan al mismo resultado (G06F 11/16 tiene prioridad).
  • G06F11/16 G06F 11/00 […] › Detección o corrección de errores en un dato por redundancia en el hardware.
  • G06F11/18 G06F 11/00 […] › utilizando un enmascaramiento pasivo del defecto de los circuitos redundantes, p. ej. por lógica combinatoria de los circuitos redundantes, por circuitos de decisión mayoritaria.

PDF original: ES-2615119_T3.pdf

 

Patentes similares o relacionadas:

Sistema informático de seguridad de tipo relevante, del 7 de Mayo de 2019, de Siemens Mobility GmbH: Sistema informático de seguridad de tipo relevante, particularmente un sistema de seguridad ferroviario, con al menos dos canales hardware (A; B), en donde los […]

Método, sistema y aparato para la redundancia de aplicaciones en la nube, del 6 de Marzo de 2019, de HUAWEI TECHNOLOGIES CO., LTD.: Un método para la redundancia de aplicaciones en la nube, que comprende: adquirir primera información de descripción de una aplicación en la nube que necesita redundancia, […]

Método, ordenador y aparato para migrar datos de memoria, del 6 de Marzo de 2019, de HUAWEI TECHNOLOGIES CO., LTD.: Un ordenador, que comprende: un procesador ; un sistema básico de entrada/salida ; una memoria principal , configurada para cargar […]

Arquitectura de marco tolerante a fallos con triple redundancia de software, del 17 de Enero de 2019, de THALES: Un procedimiento implementado por ordenador para detectar un fallo en un sistema que comprende las etapas de: ejecutar al menos tres máquinas […]

Aparatos y procedimientos para administrar la verificación de firmware en un dispositivo inalámbrico, del 9 de Octubre de 2018, de QUALCOMM INCORPORATED: Un dispositivo de comunicación inalámbrica que comprende: una plataforma informática que tiene 5 firmware ; y un módulo de verificación de firmware […]

Procedimiento y sistema para minimizar la pérdida en una aplicación informática, del 13 de Septiembre de 2018, de Microsoft Technology Licensing, LLC: Un procedimiento para minimizar la pérdida de datos durante el uso de una aplicación informática , que comprende las etapas de: monitorizar una llamada […]

Método para verificar la transferencia de datos correcta a una memoria de vídeo, del 20 de Diciembre de 2017, de Thales Management & Services Deutschland GmbH: Método para verificar la transferencia correcta de datos de mapa de bits desde una primera memoria, en particular una memoria principal , a una segunda memoria, en […]

Sincronización con reconciliación en el lado del cliente, del 13 de Diciembre de 2017, de AMADEUS S.A.S.: Un sistema para sincronización de datos entre dos o más terminales informáticos que comprende, al menos un terminal cliente configurado para crear […]

Otras patentes de GE-HITACHI NUCLEAR ENERGY AMERICAS LLC