Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11).

Un procedimiento de codificación de canal de bits de entrada con una longitud A,

usando una matriz de generación de código de un código de bloque (32, A), que incluye 32 filas y A columnas, denominado en el presente documento a continuación secuencias base para el código de bloque (32, A), estando el procedimiento caracterizado por:

codificación del canal de bits de entrada usando la secuencia base Mi.0 a la secuencia base Mi,A-1 del código de bloque (32, A) para generar bits codificados de una longitud de 32, donde A es un entero positivo no mayor de 11,

y en el que las secuencias base Mi.0 a Mi,10 son tal como se definen en la Tabla 1:**Tabla**

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E12154033.

Solicitante: LG ELECTRONICS INC..

Nacionalidad solicitante: República de Corea.

Dirección: 128, Yeoui-daero Yeongdeungpo-gu, Seoul 153-721 REPUBLICA DE COREA.

Inventor/es: KIM,KI JUN, AHN,JOON-KUI, ROH,DONG-WOOK, LEE,DAE WON, NOH,YU JIN, YU,NAM YUL, CHO,JUNG HYUN.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • H03M13/05 SECCION H — ELECTRICIDAD.H03 CIRCUITOS ELECTRONICOS BASICOS.H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C). › H03M 13/00 Codificación, decodificación o conversión de código para detectar o corregir errores; Hipótesis básicas sobre la teoría de codificación; Límites de codificación; Métodos de evaluación de la probabilidad de error; Modelos de canal; Simulación o prueba de códigos (detección o correción de errores para la conversión de código o la conversión analógico/digital, digital/analógica H03M 1/00 - H03M 11/00; especialmente adaptados para los computadores digitales G06F 11/08, para el registro de la información basado en el movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18, para memorias estáticas G11C). › usando códigos de bloque, es decir, un número predeterminado de bits de control junto a un número predeterminado de bits de información.
  • H03M13/13 H03M 13/00 […] › Códigos lineales.
  • H04L1/00 H […] › H04 TECNICA DE LAS COMUNICACIONES ELECTRICAS.H04L TRANSMISION DE INFORMACION DIGITAL, p. ej. COMUNICACION TELEGRAFICA (disposiciones comunes a las comunicaciones telegráficas y telefónicas H04M; selección H04Q). › Disposiciones para detectar o evitar errores en la información recibida.

PDF original: ES-2537235_T3.pdf

 


Fragmento de la descripción:

Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11) Campo técnico

La presente invención se refiere a un procedimiento de codificación para un sistema de comunicación móvil y, más específicamente, a un procedimiento para realizar de manera efectiva un proceso de codificación de canal sobre información de longitud variable usando un código de bloque.

Técnica anterior

Por conveniencia de la descripción y para una mejor comprensión de la presente invención, algunos conceptos, requeridos para la presente invención entre varias teorías básicas de codificación, serán descritos en detalle más adelante en la presente memoria.

En general, un código general de corrección de errores binarios se indica por [n, k, d], donde "n" es el número de bits de palabras de código codificadas, "k" es el número de bits de información creados antes del proceso de codificación y "d" es una distancia mínima entre palabras de código. En este caso, solamente el código binario ha sido considerado para el precitado código de corrección de errores binarios, de modo que un número de posibles puntos de palabras de código en el espacio de códigos está indicado con 2n y un número total de palabras de código codificadas está indicado con 2k. Además, si la distancia mínima no es considerada esencialmente como importante, el precitado código de corrección de errores binarios también puede ser indicado por [n, k]. Si no hay ninguna mención del anterior código de corrección de errores en esta solicitud, debería observarse que los valores individuales de "n", "k" y "d" están fijados en los valores mencionados anteriormente.

En este caso, el código de corrección de errores anteriormente mencionado no debería ser confundido con un código de bloque de tipo matricial, compuesto por un número X de filas (es decir, X filas) y un número Y de columnas (es decir, Y columnas).

Mientras tanto, la tasa R de codificación se define como el valor específico obtenido cuando el número de bits de información es dividido entre el número de bits de cada palabra de código. En otras palabras, la tasa R de codificación está indicada por "k/n", es decir, R = k/n.

El documento de WILSON S G: "Linear block codes", DIGITAL MODULATION AND CODING, XX, XX, de enero de 1996, páginas 411-493 (de aquí en adelante Wilson) revela códigos de bloque lineales. El documento de Wilson revela un código C lineal {n, k) sobre GF(q) que es un conjunto de qk palabras de código x = (xo, x-[,.... xn-i), x¡EGF(q), definido por la transformación lineal x = uG, en la que u = (u0, ui,.... t/k-i) indica una /c-tupla de mensaje arbitrario desde GF(q) y G es una matriz de k por n compuesta de elementos de GF{q). G se denomina matriz generadora del código y el código C comprende todas las combinaciones lineales de filas de G:

k-1

X = = MOgO + Mlgl +... + «k-lgOk-1,

i=0 en la que gj es la j-ésima fila vector de G.

El documento TSG R1-99b60 revela un esquema de código para los bits 1-6 de TFCI usando el código (32, 6) de Reed Muller para obtener la palabra de código de TFCI con una longitud de 32 y un esquema de codificación para los bits 7-10 de TFCI usando dos códigos (16, 15) de Reed Muller para obtener las palabras de códigos de TFCI con una longitud de 32. El documento TSG R1-99b60 revela adicionalmente un esquema de codificación para los bits 6-10 TFCI usando (32, 10) subcódigos de segundo orden del código de Reed Muller para obtener palabras de código de TFCI con una longitud de 32, en la que el malteado de los bits TFCI a las palabras de código se describe en la siguiente tabla.

Bits de información

Palabra de código

Bits de información

Palabra de código

Bits de información

Palabra de código

0000000000

C32.1

0001000000

Mi + C32.1

0000000001

C32.1

0001000001

/lfi + C32J

1111000000

M15 + C32.1

0000000010

C32.2

0001000010

M-\ + C32.2

1111000001

M15 + C32.1

0000111101

C32.31

0001111101

Mi + C32.31

1111111101

/W15 + C32.31

0000111110

C32.32

0001111110

M-1 + C32.32

1111111110

/W15 + C32.32

0000111111

C32.32

0001111111

Mi + C32.32

1111111111

/W15 + C32.32

El borrador del 3GPP, R1-02-0653, revela las secuencias básicas para el código (20, 5) para el que se extiende el código TFCI (16, 5).

El documento 3GPP edición 99 revela la codificación para un indicador (TFCI) de transporte-formato-combinación usando el código de Reed Muller (32, A). El documento 3GPP TX 25.212 versión 6. 8.0 edición 6, editado el 1 de 5 junio de 2006, revela una codificación de TFCI usando un código de bloque (32, 10). El TFCI se codifica usando un subcódigo (32, 10) del código de Reed Muller de segundo orden. El TFCI (10 bits) ag... a0 se codifica usando (32, 10) subcódigos del código de Reed Muller de segundo orden en la palabra de código de TFCI b0... b3i. Si el TFCI consiste en menos de 10 bits, se rellena con ceros hasta los 10 bits fijando los bits más significativos a cero. La longitud de la palabra de código de TFCI es de 32 bits. La palabra de código del subcódigo (32, 10) del código de 10 Reed Muller de segundo orden es la combinación lineal de 10 secuencias básicas. Las secuencias básicas son como las de la tabla siguiente.

... [Seguir leyendo]

 


Reivindicaciones:

1. Un procedimiento de codificación de canal de bits de entrada con una longitud A, usando una matriz de generación de código de un código de bloque (32, A), que incluye 32 filas y A columnas, denominado en el presente documento a continuación secuencias base para el código de bloque (32, A), estando el procedimiento 5 caracterizado por:

codificación del canal de bits de entrada usando la secuencia base Mío a la secuencia base M¡,a-i del código de bloque (32, A) para generar bits codificados de una longitud de 32, donde A es un entero positivo no mayor de

11,

y en el que las secuencias base Mí o a Mí io son tal como se definen en la Tabla 1:

[Tabla 1]

M¡,o

M|,1

M¡,2

M¡,3

M¡,4

M¡,5

M¡,6

M¡,7

M¡,8

M¡,9

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

M¡,o

M¡,1

M¡,2

M¡,3

M¡,4

M¡,5

M¡,6

M¡7

M¡,8

M¡,9

M¡,10

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

(continuación)

M|,o

M¡,1

M¡,2

M¡,3

M¡,4

M¡,5

M¡,6

M¡,7

M¡,8

M¡,9

M¡,10

0

0

0

0

0

0

0

0

0

0

2. Un dispositivo para codificación de canal de bits de entrada que tiene una longitud A, usando una matriz de generación de código de un código de bloque (32, A), que incluye 32 filas y A columnas, denominado en el 5 presente documento a continuación secuencias base para el código de bloque (32, A), estando el dispositivo caracterizado por:

codificación del canal de bits de entrada usando la secuencia base M¡.o a la secuencia base M¡,a-i del código de bloque (32, A) para generar bits codificados de una longitud de 32, donde A es un entero positivo no mayor de 11,

y en el que las secuencias base M¡.o a M¡,io son tal como se definen en la Tabla 1:

[Tabla 1]

M¡,0

Mu

M|,2

M¡,3

M¡,4

M¡,5

M¡,6

M¡,7

M¡,8

M¡,9

M¡,10

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

(continuación)

M¡,o

Mu

M¡,2

M¡,3

M¡,4

M¡,5

M¡,6

M¡,7

M¡,8

M¡,9

M¡,10

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0


 

Patentes similares o relacionadas:

Dispositivo de comunicación y método de comunicación, del 13 de Marzo de 2019, de LSIS Co., Ltd: Un método de comunicación para transmitir, mediante un primer dispositivo de comunicaciones (100A), datos a un segundo dispositivo de comunicaciones (100B), […]

Multiplexación estadística multicanal de decodificadores FEC, del 13 de Marzo de 2019, de ViaSat, Inc: Un método para decodificar contraseñas de diferentes tamaños, siendo las contraseñas transmitidas por enlaces de comunicación de retorno desde terminales de datos hasta una puerta […]

Dispositivo terminal y procedimiento de control de retransmisión, del 12 de Marzo de 2019, de Sun Patent Trust: Un aparato terminal que comprende: una sección de recepción que recibe datos de enlace descendente transmitidos desde una estación base en una […]

Señalización de enlace ascendente de formato de transporte adaptativa para señales de control de realimentación no asociado con datos, del 6 de Marzo de 2019, de Beijing Xiaomi Mobile Software Co., Ltd: Equipo de usuario para una operación de evolución a largo plazo, que comprende: un descodificador , sensible a una señal de control de formato de […]

Estación base de comunicación móvil y método para seleccionar una portadora virtual para comunicaciones de tipo máquina sobre la base de medidas de condiciones de canal, del 6 de Marzo de 2019, de SONY CORPORATION: Un método de utilización de una estación base , en un sistema de telecomunicaciones inalámbricas , que comprende una estación base dispuesta para comunicarse […]

Sistemas y procedimientos para la comunicación de información de estado de canal, del 6 de Marzo de 2019, de QUALCOMM INCORPORATED: Un procedimiento de comunicación inalámbrica, que comprende: recibir una petición radiodifundida de información de estado de canal en un aparato; determinar los parámetros […]

Sistemas y métodos para selección y configuración de esquema de modulación y de codificación, del 6 de Marzo de 2019, de Intel IP Corporation: Un aparato que comprende: un componente de tabla, configurado para mantener una tabla por defecto y una tabla secundaria, cada una de las cuales que comprende […]

Intercalador de bits para un sistema de BICM con códigos QC LDPC, del 6 de Marzo de 2019, de PANASONIC CORPORATION: Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de verificación de paridad de baja densidad […]

Otras patentes de LG ELECTRONICS INC.