Dispositivo de control de un transistor de potencia.

Dispositivo de control de compuerta de un transistor de tipo JFET que comprende una compuerta,

un drenaje y una fuente, comprendiendo dicho dispositivo:

- un circuito de generación de tensión (11) que comprende una salida (out2) conectada a la compuerta (G) del transistor, estando destinado dicho circuito a generar en la salida una tensión compuerta-fuente de referencia (VREF) siguiendo una rampa de tensión predeterminada;

caracterizándose el circuito de generación de tensión porque comprende:

- un circuito de limitación de tensión (12) que comprende un transistor bipolar (Q3) y unos medios de comparación entre la tensión compuerta-fuente (VGS) del transistor JFET y un valor máximo (VGS_max) predeterminado, estando destinado dicho circuito de limitación a limitar la tensión compuerta-fuente de referencia (VREF) a dicho valor máximo (VGS_max) predeterminado cuando la tensión compuerta-fuente (VGS) en los bornes del transistor JFET ha alcanzado dicho valor máximo.

Dispositivo de control de un transistor de potencia Campo de la invención La presente invención se refiere a un dispositivo de control de un transistor de potencia, de manera más particular de un transistor con efecto de campo de unión de tipo JFET (Junction Field Effect Transistor) . El transistor JFET se fabricará, por ejemplo, en un material con una gran energía de banda prohibida, como el carburo de silicio o el nitruro de galio. Este tipo de transistor se puede emplear, en particular, en un ondulador con modulación por ancho de pulso (MLI o PWM por Pulse Width Modulation en inglés) .

Se han escrito numerosas publicaciones a propósito del control de transistores, en particular de tipo IGBT (Insulated Gate Bipolar Transistor) .

En el control de un transistor, el principal problema a resolver es que se pueda controlar la velocidad de conmutación del transistor. Para ello, es preciso poder controlar de forma independiente entre sí la variación de la corriente en función del tiempo (di/dt) y la variación de la tensión en función del tiempo (dV/dt) . En la puesta en conducción del transistor, el objetivo es, por ejemplo, reducir el di/dt y aumentar el dV/dt. Sin embargo, la mayor parte del tiempo, los controles conocidos no son satisfactorios.

La publicación titulada “An IGBT Gate Driver for Feed-Forward control Turnon Losses and Reverse Recover y Current” de Petar J. Grbovic, en IEEE Transactions on Power Electronics, vol. 23, nº. 2, marzo de 2008, página 643, describe un dispositivo de control satisfactorio para un transistor de tipo IGBT. Este tipo de dispositivo permite, en particular, limitar las pérdidas en la puesta en conducción del transistor. La resistencia de compuerta se selecciona para conseguir un equilibrio entre las pérdidas en conmutación del transistor, la amplitud de la corriente de conducción inversa del diodo de rueda libre asociado al transistor y las interferencias electromagnéticas generadas. Sin embargo, este dispositivo sigue sin adaptarse al control de un transistor de tipo JFET. En efecto, en un JFET, el intervalo de tensión entre la tensión mínima de puesta en conducción y la tensión máxima que puede soportar el transistor es muy reducido. De este modo, el transistor JFET requiere un dispositivo de control muy preciso en el cual los rendimientos en conmutación deben estar optimizados. Al optimizar los rendimientos durante la puesta en conducción del transistor, es entonces posible reducir las pérdidas en conmutación así como las interferencias electromagnéticas.

El objeto de la invención es ofrecer un dispositivo de control de un transistor de tipo JFET con unos rendimientos optimizados para reducir las pérdidas en conmutación y las interferencias electromagnéticas durante la puesta en conducción del transistor.

Este objeto se consigue mediante un dispositivo de control de compuerta de un transistor de tipo JFET que comprende una compuerta, un drenaje y una fuente, caracterizándose dicho dispositivo porque comprende:

-un circuito de generación de tensión que comprende una salida conectada a la compuerta del transistor, estando

destinado dicho circuito a generar en la salida una tensión compuerta-fuente de referencia siguiendo una rampa de tensión predeterminada;

-un circuito de limitación de tensión destinado a limitar la tensión compuerta-fuente de referencia en un valor

máximo predeterminado cuando la tensión compuerta-fuente en los bornes del transistor JFET ha alcanzado dicho valor máximo.

Según una particularidad de la invención, el circuito de limitación comprende una entrada en la cual se aplica la tensión a los bornes de un condensador y una salida destinada a generar la tensión compuerta-fuente de referencia.

Según otra particularidad de la invención, el circuito de limitación comprende un transistor bipolar y unos medios de comparación entre la tensión compuerta-fuente del transistor JFET y el valor máximo predeterminado.

Según otra particularidad de la invención, el circuito de limitación comprende un diodo y el valor máximo se determina mediante la suma de la tensión umbral de conducción del transistor bipolar y de la tensión umbral de conducción del diodo.

Según otra particularidad, el circuito de generación de tensión comprende una resistencia, una inductancia y un condensador unidos en serie, que forman un circuito RLC conectado entre la salida de un circuito de entrada y la fuente del transistor JFET y un diodo de bloqueo montado en paralelo al condensador del circuito RLC entre una entrada del circuito de limitación y la fuente del transistor JFET.

Según otra particularidad, el circuito de generación de tensión comprende dos transistores bipolares en serie cuyas dos bases están unidas entre sí y conectadas a la salida del circuito de limitación.

Según otra particularidad, el primer transistor bipolar del circuito de generación de tensión es de tipo PNP y el segundo transistor es de tipo NPN, estando los bornes del emisor de los transistores conectados entre sí.

Según otra particularidad, el dispositivo de control comprende un circuito de entrada destinado a generar en la salida una señal de control del transistor JFET.

Según otra particularidad, el dispositivo comprende una resistencia de compuerta conectada entre la compuerta del transistor y la salida del circuito de generación de tensión.

Según otra particularidad, el dispositivo comprende un diodo y un condensador montados en serie entre una primera entrada del circuito de limitación y la masa, y un diodo de estabilización montado en paralelo al condensador.

La invención también se refiere a un convertidor de potencia que comprende una etapa onduladora que comprende varios transistores de tipo JFET, estando cada transistor JFET controlado por medio de un dispositivo de control tal como se ha definido con anterioridad.

La invención se puede aplicar al control de un transistor JFET de tipo normalmente abierto (“normally OFF”) o de tipo normalmente cerrado (“normally ON”) .

El dispositivo de control de la invención permite controlar de forma independiente la variación de corriente en función del tiempo que atraviesa el transistor y, por lo tanto, las interferencias electromagnéticas que genera esta variación, así como la variación de tensión entre el drenaje y la fuente del transistor, y por lo tanto las pérdidas en conmutación.

Se mostrarán otras características y ventajas en la descripción detallada que viene a continuación en referencia a un modo de realización que se da a título de ejemplo y se representa en los dibujos adjuntos, en los que:

-la figura 1 representa el dispositivo de la invención destinado al control de un transistor de tipo JFET;

-la figura 2 muestra la evolución de los diferentes parámetros intensidad y tensión en el dispositivo de control representado en la figura 1;

-la figura 3 representa de manera más particular el circuito de limitación de tensión utilizado en el dispositivo de control de la invención;

-la figura 4 representa una variante de realización del dispositivo de la invención;

-la figura 5 muestra las curvas de evolución de la tensión de alimentación y de la corriente en el dispositivo representado en la figura 4.

El dispositivo de la invención se aplica al control de un transistor de tipo JFET (Junction Field Effect Transistor) .

Un transistor JFET es un interruptor electrónico de potencia conocido que comprende una compuerta de control (G) cuya función es permitir o no el paso de una corriente entre un drenaje (D) y una fuente (S) . Dicho transistor es de tipo normalmente cerrado (o “Normally ON”) si la tensión VGS entre la compuerta y la fuente se aproxima a cero. Esto significa que el camino drenaje-fuente es de paso o conductor en ausencia de tensión de control VGS. A la inversa, un transistor JFET es de tipo normalmente abierto (o “Normally OFF”) si el camino drenaje-fuente no es conductor en ausencia de tensión VGS entre compuerta y fuente.

Según la invención, el transistor JFET controlado se fabricará de preferencia en un material con una alta energía de banda prohibida (“Wide Gap Band Material”) , por ejemplo de Carburo de Silicio o Nitruro de Galio, con el fin de presentar una baja resistencia en el estado conductor (RDSon) , por lo tanto de presentar unas pérdidas limitadas, y de soportar unas altas tensiones (superiores a 600 V) .

Para controlarlo en la apertura un transistor JFET normalmente cerrado precisa la aplicación de una tensión VGS entre compuerta y fuente que sea negativa. Esta tensión está... [Seguir leyendo]

1. Dispositivo de control de compuerta de un transistor de tipo JFET que comprende una compuerta, un drenaje y una fuente, comprendiendo dicho dispositivo:

- un circuito de generación de tensión (11) que comprende una salida (out2) conectada a la compuerta (G) del transistor, estando destinado dicho circuito a generar en la salida una tensión compuerta-fuente de referencia (VREF) siguiendo una rampa de tensión predeterminada; caracterizándose el circuito de generación de tensión porque comprende: -un circuito de limitación de tensión (12) que comprende un transistor bipolar (Q3) y unos medios de comparación entre la tensión compuerta-fuente (VGS) del transistor JFET y un valor máximo (VGS_max) predeterminado, estando destinado dicho circuito de limitación a limitar la tensión compuerta-fuente de referencia (VREF) a dicho valor máximo (VGS_max) predeterminado cuando la tensión compuerta-fuente (VGS) en los bornes del transistor JFET ha alcanzado dicho valor máximo.

2. Dispositivo según la reivindicación 1, caracterizado porque el circuito de limitación comprende una entrada (in1) en la cual se aplica la tensión a los bornes de un condensador (C) y una salida destinada a generar la tensión compuerta-fuente de referencia (VREF) .

3. Dispositivo según la reivindicación 1, caracterizado porque el circuito de limitación (12) comprende un diodo (D2) y porque el valor máximo está determinado mediante la suma de la tensión umbral (VBE) de conducción del transistor bipolar (Q3) y de la tensión umbral (VD2) de conducción del diodo (D2) .

4. Dispositivo según una de las reivindicaciones 1 a 3, caracterizado porque el circuito de generación de tensión

(11) comprende una resistencia (R) , una inductancia (L) y un condensador (C) unidos en serie, que forman un circuito RLC conectado entre la salida de un circuito de entrada (10) y la fuente del transistor JFET y un diodo de bloqueo (DZ) montado en paralelo al condensador (C) del circuito RLC entre una entrada (in1) del circuito de limitación (12) y la fuente del transistor JFET.

5. Dispositivo según la reivindicación 4, caracterizado porque el circuito de generación de tensión (11) comprende dos transistores bipolares (Q1, Q2) en serie cuyas dos bases están unidas entre sí y conectadas a la salida (out1) del circuito de limitación (12) .

6. Dispositivo según la reivindicación 5, caracterizado porque el primer transistor bipolar (Q1) es de tipo PNP y el segundo transistor (Q2) es de tipo NPN, estando los bornes del emisor de los transistores conectados entre sí.

7. Dispositivo según la reivindicación 1, caracterizado porque comprende un circuito de entrada (10) destinado a generar en la salida una señal de control del transistor JFET.

8. Dispositivo según una de las reivindicaciones 1 a 7, caracterizado porque comprende una resistencia de compuerta (RG) conectada entre la compuerta (G) del transistor y la salida (out2) del circuito de generación de tensión (11) .

9. Dispositivo según la reivindicación 1, caracterizado porque comprende un diodo (DB) y un condensador (CB) montados en serie entre una primera entrada (in1) del circuito de limitación (12) y la masa, y un diodo de estabilización montado en paralelo al condensador (CB) .

10. Convertidor de potencia que comprende una etapa onduladora que comprende varios transistores de tipo JFET, caracterizado porque cada transistor JFET está controlado por medio de un dispositivo de control tal como se define en una de las reivindicaciones anteriores.