Etapa de emisión en un nodo de bus de una red en bus para generar una señal de bit correspondiente a una señal de emisión y procedimiento para generar una señal de bit a partir de una señal de emisión.

Etapa de emisión en un nodo de bus de una red en bus, especialmente en un nodo de bus de una red EIB,

queestá acoplado a una línea de bus (Bus+, Bus-) para generar una señal de bit que corresponde a una señal deemisión que presenta una secuencia de impulsos de emisión y que consiste para cada impulso de emisión enun impulso activo que tiene una duración Δt ≥ t1 - t0, indicando t0 el principio del impulso activo e indicando t1 el finaldel impulso activo, y teniendo una profundidad de impulso Ua, y

un impulso de compensación adyacente al impulso activo, cuya etapa de emisión comprende

- un circuito (A) para generar el impulso activo;

- un circuito (B) para generar el impulso de compensación; y

- al menos un circuito de control (C) para entregar la señal de emisión (Uemi) a al menos el circuito (A) paragenerar el impulso activo;

en donde la profundidad (Ua) del impulso activo es establecida por una tensión de referencia prefijada (Uref) que esindependiente de la magnitud de la porción de tensión continua de la señal de bit, y en donde el circuito (A) paragenerar el impulso activo está configurado de tal manera que mantiene constante la profundidad (Ua) del impulsoactivo por reacoplamiento negativo de la porción de tensión alterna de la señal de bit, caracterizada por que uncondensador (C1) está colocado entre la parte portadora de tensión de la línea de bus (Bus+) y un nodo de tensión(Ub), en donde el nodo de tensión (Ub) forma la toma de tensión de un circuito divisor de tensión (Uref, R1, R2)alimentado por la tensión de referencia (Uref), cuya toma está aplicada, a través de una resistencia de protección(R3), a la base de un transistor (Q1) que es parte de un circuito de activación (Q1, Q2) de un transistor de emisión(Q3), en donde las resistencias (R1, R2) del circuito divisor de tensión establecen la profundidad de impulso (Ua) yen donde la capacidad del condensador (C1) y las magnitudes de las resistencias (R1, R2) del circuito divisor detensión y de la resistencia de protección (R3) están sintonizadas de modo que su constante de tiempo garantiza latransmisión de la señal de emisión durante la duración (Δt) del impulso activo.

Etapa de emisión en un nodo de bus de una red en bus para generar una señal de bit correspondiente a una señal de emisión y procedimiento para generar una señal de bit a partir de una señal de emisión.

La invención concierne a una etapa de emisión en un nodo de bus de una red en bus, especialmente en un nodo de bus de una red EIB, que está acoplado a una línea de bus, para generar una señal de bit correspondiente a una señal de emisión, así como a un procedimiento para generar una señal de bit a partir de una señal de emisión, consistiendo la señal de emisión en una secuencia de impulsos de emisión.

Los nodos de bus deberán garantizar, por un lado, una combinación entre las unidades de control contenidas en ellos, casi siempre microprocesadores, y, por otro lado, deberán asegurar también a través del bus el suministro de tensión de esta unidad de control y, además, de circuitos de aplicación conectados, tales como relés, sensores, pulsadores, indicadores y similares. Por tanto, un nodo de bus en este sentido es un emisor, un receptor y un suministro de tensión para el circuito interno y eventualmente también para los circuitos de aplicación.

La figura 1 muestra la configuración de un bus con varios nodos de bus. Para el suministro de tensión están contenidas una o varias fuentes de alimentación, si bien la impedancia de salida de éstas no tiene que ser elevada,

para impedir que, en el peor de los casos, las frecuencias de transmisión de la comunicación por el bus sean atenuadas por las fuentes de alimentación hasta la anulación de tales frecuencias. Sirven para esto unos convertidores de impedancia intercalados que, preferiblemente, están configurados como módulos de reactancia.

Los requisitos impuestos a una etapa de emisión, cuando ésta se utiliza en una red EIB, están establecidos en el Manual Konnex, Versión 2.0. En base a estos requisitos se efectúa una certificación de los aparatos de bus 20 terminados. En la figura 2 se representa en la imagen parcial (a) una secuencia de bits de un telegrama EIB tomado como ejemplo que se genera de manera correspondiente a una secuencia de impulsos de una señal de emisión, y en la imagen parcial (b) se representan los detalles de un impulso de bit individual. Bus+ es la tensión de bus nominal y Bus- representa para las consideraciones adicionales el potencial común, es decir, el potencial de masa. La señal EIB de un impulso de emisión individual se define a partir de la tensión de bus nominal Bus+ por medio de 25 una irrupción de tensión Ua, en lo que sigue denominada impulso de activación, temporalmente limitada y sincronizada en duración con el impulso de emisión. Con miras a minimizar la energía al emitir un mensaje sigue a continuación una sobreelevación de tensión definida Ue hasta más allá de la tensión de bus nominal Bus+, que inicia el llamado impulso de compensación. En cooperación con un módulo de reactancia actuante como convertidor de impedancia de las fuentes de alimentación del bus, que representa aquí al mismo tiempo una acumulador de energía, se efectúa después de cada señal activa (impulso de emisión) una realimentación de energía a la línea de bus. Seguidamente, se atenúa el impulso de compensación como una función exponencial hasta que, después de transcurrido el período de bit T, aparece el siguiente bit de un telegrama. El impulso de compensación tiene que estar entonces completamente atenuado para que se aseguren unas condiciones de tensión definidas para el siguiente bit.

Los nodos de bus en su función como emisor generan estas señales de manera correspondiente. Idealmente, durante el impulso de compensación se deberá alimentar nuevamente la misma cantidad de energía que un impulso de emisión substrae al bus con el impulso activo.

Para generar una señal de bit que satisfaga los requisitos anteriormente descritos se necesitan generalmente dos partes de circuito, a saber, un circuito para generar el impulso activo y un circuito para generar el impulso de compensación adyacente al impulso activo, aunque existen también soluciones que prescinden del último circuito. A este fin, está previsto al menos un circuito de control que entrega la señal de emisión a al menos el circuito para generar el impulso activo.

En el documento DE 10 2006 011 595 B4 se describe una etapa de emisión de esta clase. La simulación de un impulso activo se efectúa allí en concordancia con la respectiva tensión continua de bus actualmente aplicada,

siendo prefijada la amplitud del impulso activo por la amplitud de una tensión de señal de emisión generada en la etapa de emisión. Pare recuperar la energía se almacena en un elemento acumulador capacitivo la pérdida de energía provocada por el impulso activo. Se establece de este modo en el elemento acumulador una tensión que es más alta que la tensión continua del bus. En el circuito para generar el impulso activo están previstos sendos circuitos de control, comunicándose los circuitos de control entre ellos para retransmitir la señal de emisión.

El documento EP 0 909 497 B1 revela un acoplador de bus con circuito de emisión controlado en amplitud, en el que la excursión de amplitud del impulso activo es regulada por medio de la tensión en el nodo de un circuito divisor de tensión.

El documento WO 96/31012 A1 revela una etapa de emisión en la que se emplea una tensión +V para regular la excursión de amplitud del impulso activo con independencia de la porción de tensión continua de la señal del bus.

El documento WO 98/04027 A1 describe una etapa de emisión según el preámbulo de la reivindicación 1, en la que están previstos un circuito para generar el impulso activo y un circuito para generar el impulso de compensación, así como un circuito de control que entrega la señal de emisión a al menos el circuito para generar el impulso activo. En este caso, una pequeña capacidad en un circuito de Miller, que consiste en esta capacidad pequeña, así como en un transistor y una resistencia de activación, y con dos circuitos amplificadores de corriente es transformada en una 5 capacidad suficientemente grande, de modo que, considerado a corto plazo con respecto a la constante de tiempo, se proporciona una unión de bajo ohmiaje con el conductor del bus. Esta unión presenta una caída de tensión fija que es el resultado de la tensión del bus menos una fuente de tensión fija y menos una tensión base-emisor del transistor del último circuito amplificador de corriente. Dado que el emisor es atraído hacia masa con el transistor de emisión mientras dura el impulso activo, está presente en el bus, independientemente de la tensión del bus, un impulso activo que presenta siempre amplitudes de la misma magnitud.

La etapa de emisión conocida emplea, especialmente en el circuito para generar el impulso activo, numerosos componentes activos que contribuyen en medida no despreciable a los costes de la etapa de emisión.

El problema de la invención consiste en simplificar aún más el circuito de la etapa de emisión del género citado y hacerlo así más barato, a cuyo fin se prescinde ampliamente de elementos electrónicos activos y se recurre a elementos electrónicos pasivos que en general son netamente más baratos.

En este caso, hay que procurar siempre mediante una conformación optimizada de la señal que la energía substraída pueda ser realimentada nuevamente en el mayor grado posible al bus.

Este problema se resuelve con una etapa de emisión según la reivindicación 1. Ejecuciones ventajosas son objeto de las reivindicaciones subordinadas. En las reivindicación 6 se indica un uso de la etapa de emisión según la invención.

La invención evita el circuito de Miller del estado de la técnica con circuitos amplificadores de corriente pospuestos que son fuertemente gravosos en materia de transistores. Este complejo completo es sustituido por un circuito con componentes pasivos, de modo que los elementos activos están presentes únicamente en el circuito de control o en el transistor de emisión. El empleo de solamente elementos pasivos requiere un compromiso para la sintonización de la capacidad del condensador C1 y la resistencia es R1, R2 y R3, como se explica todavía más adelante.

Según la invención, en una etapa de emisión la profundidad del impulso activo viene establecida por una tensión de referencia prefijada que es independiente de la magnitud de la porción de tensión continua de la señal de bit o de la señal de bus. Se logra con ello adquirir, por así decirlo previamente, un conocimiento relativo a la cantidad de energía que extraerá el impulso activo, con lo que el comportamiento de atenuación del impulso de compensación... [Seguir leyendo]

1. Etapa de emisión en un nodo de bus de una red en bus, especialmente en un nodo de bus de una red EIB, que está acoplado a una línea de bus (Bus+, Bus-) para generar una señal de bit que corresponde a una señal de emisión que presenta una secuencia de impulsos de emisión y que consiste para cada impulso de emisión en un impulso activo que tiene una duración !t = t1 - t0, indicando t0 el principio del impulso activo e indicando t1 el final del impulso activo, y teniendo una profundidad de impulso Ua, y

un impulso de compensación adyacente al impulso activo, cuya etapa de emisión comprende

-un circuito (A) para generar el impulso activo; -un circuito (B) para generar el impulso de compensación; y -al menos un circuito de control (C) para entregar la señal de emisión (Uemi) a al menos el circuito (A) para

generar el impulso activo;

en donde la profundidad (Ua) del impulso activo es establecida por una tensión de referencia prefijada (Uref) que es independiente de la magnitud de la porción de tensión continua de la señal de bit, y en donde el circuito (A) para generar el impulso activo está configurado de tal manera que mantiene constante la profundidad (Ua) del impulso activo por reacoplamiento negativo de la porción de tensión alterna de la señal de bit, caracterizada por que un condensador (C1) está colocado entre la parte portadora de tensión de la línea de bus (Bus+) y un nodo de tensión (Ub) , en donde el nodo de tensión (Ub) forma la toma de tensión de un circuito divisor de tensión (Uref, R1, R2) alimentado por la tensión de referencia (Uref) , cuya toma está aplicada, a través de una resistencia de protección (R3) , a la base de un transistor (Q1) que es parte de un circuito de activación (Q1, Q2) de un transistor de emisión (Q3) , en donde las resistencias (R1, R2) del circuito divisor de tensión establecen la profundidad de impulso (Ua) y en donde la capacidad del condensador (C1) y las magnitudes de las resistencias (R1, R2) del circuito divisor de tensión y de la resistencia de protección (R3) están sintonizadas de modo que su constante de tiempo garantiza la transmisión de la señal de emisión durante la duración (!t) del impulso activo.

2. Etapa de emisión según la reivindicación 1, caracterizada por que la tensión de referencia (Uref) es una tensión de suministro proporcionada por un suministro de tensión del nodo de bus.

3. Etapa de emisión según la reivindicación 1, caracterizada por que la tensión de referencia (Uref) es una tensión intermedia generada en un suministro de tensión del nodo de bus.

4. Etapa de emisión según la reivindicación 1, caracterizada por que el circuito (B) para generar el impulso de compensación presenta al menos dos acumuladores de energía (C2, C4) y está configurado de tal manera que

-al principio (t0) del impulso activo dicho circuito conecta en paralelo los dos acumuladores de energía, de modo

que estos se cargan durante la duración (!t) del impulso activo a la tensión de bus momentáneamente existente; y -al final (t1) del impulso activo dicho circuito conecta los dos acumuladores de energía en serie y carga la tensión total en el bus a través de los acumuladores de energía (C2, C4) conectados en serie.

5. Etapa de emisión según la reivindicación 1, caracterizada por que está previsto un único circuito de control (C) para activar tanto el circuito (A) para generar el impulso activo como el circuito (B) para generar el impulso de compensación.

6. Uso de una etapa de emisión según cualquiera de las reivindicaciones 1 a 5 en un circuito eléctrico para aplicaciones específicas.