Aparato y métodos para control de frecuencia en un sintetizador de frecuencia de múltiples salidas.

Un circuito de sintetizador de frecuencia (300), que comprende:

un primer circuito de bucle enganchado en fase (200') dispuesto para ser accionado por una señal de reloj dereferencia y configurado para generar una primera señal de salida enganchada en fase a dicha señal de relojde referencia;

caracterizado porque el circuito de sintetizador de frecuencia (300) además comprende:

un segundo circuito de bucle enganchado en fase (200") dispuesto para ser accionado por la mismaseñal de referencia y configurado para generar una segunda señal de salida enganchada en fase adicha señal de reloj de referencia; y

un circuito de corrección de frecuencia (310) configurado para corregir la primera señal de salidaajustando una primera relación de división en frecuencia en el primer circuito de bucle enganchado enfase y generando una señal de control (360) para ajustar la frecuencia de la señal de reloj dereferencia, en respuesta a un error de frecuencia detectado en la primera señal de salida, en donde elcircuito de corrección de frecuencia está configurado para generar la señal de control para corregir unao más fuentes de error de frecuencia a relativamente largo plazo para el error de frecuencia detectadoy para determinar el ajuste de la primera relación de división en frecuencia para corregir una o másfuentes de error de frecuencia a relativamente corto plazo para el error de frecuencia detectado.

Aparato y métodos para control de frecuencia en un sintetizador de frecuencia de múltiples salidas ANTECEDENTES

Campo técnico La presente invención se refiere de manera general al campo de las comunicaciones, y más particularmente se refiere a técnicas para generar y controlar fuentes de frecuencia de precisión en teléfonos celulares u otros dispositivos de comunicaciones.

Antecedentes Los dispositivos de comunicaciones modernos, ya sea comunicando a través de un cable o inalámbricamente, requieren típicamente al menos un reloj que opera a una frecuencia de referencia relativamente estable. Con el aumento de integración, dispositivos tales como teléfonos celulares ahora incluyen comúnmente funciones de comunicación adicionales tales como transceptores de red de área local inalámbricos (W-LAN) , radios Bluetooth, receptores del Sistema de Posicionamiento Global (GPS) , interfaces de Canal Principal Serie Universal (USB) , y así sucesivamente. Además, los estándares celulares están llegando a ser más complejos, con una tendencia hacia el uso simultáneo de múltiples canales de comunicaciones, cada uno de los cuales puede usar una frecuencia de operación diferente.

Cada bloque de comunicación necesita una o más frecuencias de reloj, ya sea para sincronizar circuitería en banda base o procesadores digitales de señal, o para uso como osciladores locales en circuitería radio. Las frecuencias de operación exactas requeridas para cada bloque pueden variar, y los requerimientos de precisión pueden variar también de una función a la siguiente. Por ejemplo, un teléfono celular típicamente debe tener osciladores locales que son precisos en alrededor de 0, 1 partes por millón (ppm) con respecto a una referencia en la estación base que recibe las transmisiones del teléfono. Dado que el efecto Doppler causado por el movimiento de un teléfono relativo a la estación base puede causar un cambio de frecuencia evidente de hasta 0, 5 ppm, esta precisión se logra típicamente a través del uso de técnicas de Control Automático de Frecuencia (AFC) bien conocidas. Un receptor GPS, por otra parte, trabajará bastante bien con precisiones de frecuencia del orden de 0, 5 ppm, o incluso 2 o 3 ppm, pero puede requerir que su referencia de frecuencia sea estable dentro de 2 partes por billón (ppb) para la duración de un intervalo de medición para el mejor rendimiento. Por el contrario, una radio Bluetooth puede requerir solamente precisiones de la frecuencia de referencia del orden de 20 ppm.

Para minimizar costes, los dispositivos pueden compartir un reloj de referencia. Por ejemplo, la Patente de EE.UU. Nº 6.867.734 de Voor et al. describe un dispositivo de comunicaciones que combina un transceptor celular y un receptor GPS, en el que se usa un reloj de referencia compartido para sintetizar una señal de oscilador local para el transceptor de comunicaciones y una señal de reloj de alta frecuencia para el receptor GPS. La Publicación Internacional Nº WO 03/098258 A1 y la Solicitud de Patente Europea EP 1 206 039 A2 muestran otras soluciones para compartir un reloj de referencia entre un transceptor de comunicaciones y un receptor GPS. No obstante, compartir un reloj de referencia puede causar varios problemas.

En primer lugar, si se usa un AFC para ajustar la frecuencia del reloj de referencia de manera que, por ejemplo, un oscilador local (LO) de transceptor celular siga la frecuencia de una señal de estación base recibida, entonces los cambios en la frecuencia del reloj de referencia se reflejan en otros circuitos que comparten la referencia. Una pérdida temporal de la señal recibida, tal como puede ocurrir cuando se conduce a través de un túnel, puede causar variaciones no esperadas en la frecuencia del reloj de referencia debido a la respuesta del bucle de AFC a la pérdida de señal. Estas variaciones pueden deteriorar el rendimiento en otros circuitos que comparten la referencia. Los cambios en la frecuencia de referencia debidos a errores de seguimiento Doppler también se pasarán a través de otros circuitos que comparten el reloj de referencia, de nuevo causando posibles deterioros de rendimiento. Adicionalmente, las correcciones de AFC a la frecuencia del reloj de referencia, incluso si son relativamente pequeñas, pueden perturbar el rendimiento en aplicaciones que requieren estabilidad de reloj durante un intervalo crítico.

En vista de lo anteriormente mencionado, descritos en la presente memoria están métodos y un aparato para generar, a partir de una única señal de reloj de referencia, dos o más señales de reloj para aplicaciones separadas en un dispositivo de comunicaciones.

COMPENDIO Las enseñanzas presentadas en la presente memoria proporcionan métodos y circuitos para sintetizar dos o más señales enganchadas en fase a una señal de frecuencia de referencia común. En varias realizaciones, un método comprende generar una primera y segunda señales de salida enganchadas en fase a una señal de reloj de referencia, usando un primer y segundo circuitos de bucle enganchados en fase. En respuesta a un error de frecuencia detectado en la primera señal de salida, la primera señal de salida se corrige ajustando una relación de división en frecuencia en el primer circuito de bucle enganchado en fase. La segunda señal de salida se corrige,

separadamente de la corrección de la primera señal de salida, ajustando una relación de división en frecuencia en el segundo circuito de bucle enganchado en fase, usando un parámetro de ajuste calculado a partir del error de frecuencia detectado.

En otro método ejemplar, la primera y segunda señales de salida se generan como se describió anteriormente, usando un primer y segundo circuitos de bucle enganchado en fase. La primera señal de salida se corrige ajustando una relación de división en frecuencia en el primer circuito de bucle enganchado en fase y generando una señal de control para ajustar la frecuencia de la señal de reloj de referencia, en respuesta al error de frecuencia detectado en la primera señal de salida. Debido a que la segunda señal de salida se deriva de la señal de reloj de referencia común, los ajustes a la frecuencia del reloj de referencia también ajustarán la frecuencia de la segunda señal de salida. Se pueden aplicar ajustes adicionales a la segunda señal de salida en algunas realizaciones ajustando una relación de división en frecuencia en los segundos circuitos de bucle enganchado en fase.

Un circuito de sintetizador de frecuencia según una o más realizaciones de la presente invención comprende un primer y segundo circuitos de bucle enganchado en fase configurados para generar la primera y segunda señales, respectivamente, cada señal de salida enganchada en fase a una señal de reloj de referencia común. El circuito de sintetizador de frecuencia además comprende un circuito de corrección de frecuencia configurado para corregir la primera señal de salida ajustando una primera relación de división en frecuencia en el primer circuito de bucle enganchado en fase, en respuesta a un error de frecuencia detectado en la primera señal de salida. El circuito de corrección de frecuencia está configurado además para calcular un parámetro de ajuste, en base al error de frecuencia detectado, y para corregir la segunda señal de salida ajustando una segunda relación de división en frecuencia en el segundo circuito de bucle enganchado en fase, usando el parámetro de ajuste.

En varias realizaciones, el circuito de corrección de frecuencia está configurado para calcular el parámetro de ajuste en base a un desplazamiento, de manera que la primera y segunda frecuencias de señal de salida se corrigen en diferentes proporciones. En una o más realizaciones, el circuito de corrección de frecuencia está configurado para programar los ajustes aplicados a alguna o todas de la primera o segunda relaciones de división en frecuencia o al reloj de referencia, para evitar discontinuidades de frecuencia en la primera o segunda señales de salida, o ambas, durante uno o más intervalos de tiempo dependientes de la aplicación.

También se describe un dispositivo de comunicaciones ejemplar, que comprende un circuito transceptor de comunicaciones, un segundo circuito receptor, un primer y segundo circuitos de bucle enganchados en fase configurados para generar la primera y segunda señales de salida, respectivamente, enganchadas en fase a una señal de reloj de referencia común, y un circuito de corrección de frecuencia. La primera señal de salida se usa por el circuito transceptor de comunicaciones y la segunda señal de salida se usa por el segundo circuito receptor. El circuito de corrección de frecuencia está configurado para corregir la primera señal de salida ajustando una primera... [Seguir leyendo]

1. Un circuito de sintetizador de frecuencia (300) , que comprende:

un primer circuito de bucle enganchado en fase (200’) dispuesto para ser accionado por una señal de reloj de referencia y configurado para generar una primera señal de salida enganchada en fase a dicha señal de reloj de referencia; caracterizado porque el circuito de sintetizador de frecuencia (300) además comprende:

un segundo circuito de bucle enganchado en fase (200”) dispuesto para ser accionado por la misma señal de referencia y configurado para generar una segunda señal de salida enganchada en fase a dicha señal de reloj de referencia; y un circuito de corrección de frecuencia (310) configurado para corregir la primera señal de salida ajustando una primera relación de división en frecuencia en el primer circuito de bucle enganchado en fase y generando una señal de control (360) para ajustar la frecuencia de la señal de reloj de referencia, en respuesta a un error de frecuencia detectado en la primera señal de salida, en donde el circuito de corrección de frecuencia está configurado para generar la señal de control para corregir una o más fuentes de error de frecuencia a relativamente largo plazo para el error de frecuencia detectado y para determinar el ajuste de la primera relación de división en frecuencia para corregir una o más fuentes de error de frecuencia a relativamente corto plazo para el error de frecuencia detectado.

2. El circuito de sintetizador de frecuencia (300) de la reivindicación 1, en donde el circuito de corrección de frecuencia (310) está configurado para determinar el ajuste de la primera relación de división en frecuencia en base a un efecto Doppler que resulta del movimiento del circuito de sintetizador de frecuencia (300) con respecto a un transmisor remoto.

3. El circuito de sintetizador de frecuencia (300) de la reivindicación 1, en donde el circuito de corrección de frecuencia (310) está configurado para generar la señal de control (360) en base a un error de frecuencia de referencia en la señal de reloj de referencia.

4. El circuito de sintetizador de frecuencia (300) de la reivindicación 1, en donde el circuito de corrección de frecuencia (310) está configurado para generar la señal de control (360) en base a una media del error de frecuencia detectado sobre un intervalo medio y para determinar el ajuste de la primera relación de división en frecuencia en base a la diferencia entre la media y el error de frecuencia detectado.

5. El circuito de sintetizador de frecuencia (300) de la reivindicación 1, en donde el circuito de corrección de frecuencia (310) además está configurado para calcular un parámetro de ajuste en base al error de frecuencia detectado y el ajuste a la frecuencia de reloj de referencia, y para corregir la segunda señal de salida ajustando una segunda relación de división en frecuencia en el segundo circuito de bucle enganchado en fase (200”) , usando el parámetro de ajuste.

6. El circuito de sintetizador de frecuencia (300) de la reivindicación 1, en donde el circuito de corrección de frecuencia (310) está configurado para programar los ajustes de la frecuencia de señal de reloj de referencia y la primera relación de división en frecuencia para evitar discontinuidades de frecuencia en la primera o segunda señales de salida, o ambas, durante uno o más intervalos de tiempo dependientes de la aplicación.

7. El circuito de sintetizador de frecuencia (300) de la reivindicación 1, en donde el circuito de corrección de frecuencia (310) está configurado para aplicar ajustes sucesivos a la frecuencia de señal de reloj de referencia y la primera relación de división en frecuencia para cambiar, con el tiempo, una proporción más grande de la corrección total del error de frecuencia detectado a los ajustes de la frecuencia de señal de reloj de referencia.

8. Un circuito de sintetizador de frecuencia (300) , que comprende:

un primer circuito de bucle enganchado en fase (200’) dispuesto para ser accionado por una señal de reloj de referencia y configurado para generar una primera señal de salida enganchada en fase a dicha señal de reloj de referencia; caracterizado porque el circuito de sintetizador de frecuencia (300) además comprende:

un segundo circuito de bucle enganchado en fase (200”) dispuesto para ser accionado por la misma señal de reloj de referencia y configurado para generar una segunda señal de salida enganchada en fase a dicha señal de reloj de referencia; un circuito de corrección de frecuencia (310) configurado para ajustar dicha señal de reloj de referencia y para:

corregir la primera señal de salida ajustando una primera relación de división en frecuencia en el

primer circuito de bucle enganchado en fase (200’) en respuesta a un error de frecuencia detectado en la primera señal de salida; calcular un parámetro de ajuste en base al error de frecuencia detectado; y corregir la segunda señal de salida ajustando una segunda relación de división en frecuencia en el segundo circuito de bucle enganchado en fase (200”) , usando el parámetro de ajuste;

en donde el circuito de corrección de frecuencia (310) está configurado para calcular el parámetro de ajuste en base a un desplazamiento para dar cuenta del ajuste hecho a la señal de reloj de referencia, de manera que la primera y segunda frecuencias de señal de salida se corrigen en diferentes proporciones.

9. El circuito de sintetizador de frecuencia (300) de la reivindicación 8, en donde el circuito de corrección de frecuencia (310) está configurado para determinar el desplazamiento en base a un error detectado en la segunda señal de salida.

10. El circuito de sintetizador de frecuencia (300) de la reivindicación 8, en donde el circuito de corrección de frecuencia (310) está configurado para determinar el desplazamiento en base a un error predicho en la segunda señal de salida.

11. El circuito de sintetizador de frecuencia (300) de la reivindicación 8, en donde el circuito de corrección de frecuencia (310) está configurado para programar los ajustes de la primera y segunda relaciones de división en frecuencia para evitar discontinuidades de frecuencia en la primera o segunda señales de salida, o ambas, durante uno o más intervalos de tiempo dependientes de la aplicación.

12. Un método para sintetizar dos o más señales de salida a partir de una señal de reloj de referencia, que comprende:

generar (410) una primera señal de salida enganchada en fase a la señal de reloj de referencia, usando un primer circuito de bucle enganchado en fase que se acciona por dicha señal de reloj de referencia; caracterizado porque el método además comprende:

generar (420) una segunda señal de salida enganchada en fase a la señal de reloj de referencia, usando un segundo circuito de bucle enganchado en fase que se acciona por dicha señal de reloj de referencia; corregir la primera señal de salida ajustando (450) una primera relación de división en frecuencia en el primer circuito de bucle enganchado en fase y generando (440) una señal de control para ajustar la frecuencia a la señal de reloj de referencia, en respuesta al error de frecuencia detectado en la primera señal de salida, en donde la primera relación de división en frecuencia está ajustada para corregir una o más fuentes de error de frecuencia a relativamente corto plazo para el error de frecuencia detectado y la señal de control se genera para corregir una o más fuentes de error de frecuencia a relativamente largo plazo para el error de frecuencia detectado.

13. El método de la reivindicación 12, en donde ajustar (450) una primera relación de división en frecuencia en el primer circuito de bucle enganchado en fase comprende ajustar la primera relación de división en frecuencia en base a un efecto Doppler que resulta del movimiento con respecto a un transmisor remoto.

14. El método de la reivindicación 12, en donde generar (440) la señal de control comprende generar la señal de control en base a un error de frecuencia de referencia en la señal de reloj de referencia.

15. El método de la reivindicación 12, en donde generar (440) la señal de control comprende generar la señal de control en base a una media del error de frecuencia detectado obtenida sobre un intervalo medio y en donde ajustar una primera relación de división en frecuencia en el primer circuito de bucle enganchado en fase comprende ajustar la primera relación de división en frecuencia en base a la diferencia entre la media del error de frecuencia detectado y el error de frecuencia detectado.

16. El método de la reivindicación 12, que además comprende calcular (445) un parámetro de ajuste en base al error de frecuencia detectado en la primera señal de salida y el ajuste a la frecuencia de reloj de referencia, y corregir (460) la segunda señal de salida ajustando una segunda relación de división en frecuencia en el segundo circuito de bucle enganchado en fase, usando el parámetro de ajuste.

17. El método de la reivindicación 12, que además comprende programar los ajustes de la frecuencia de señal de reloj de referencia y la primera relación de división en frecuencia para evitar discontinuidades de frecuencia en la primera o segunda señales de salida, o ambas, durante uno o más intervalos de tiempo dependientes de la aplicación.

18. Un método para sintetizar dos o más señales de salida a partir de una señal de reloj de referencia, que

comprende:

generar una primera señal de salida enganchada en fase a la señal de reloj de referencia, usando un primer circuito de bucle enganchado en fase que se acciona por dicha señal de reloj de referencia; caracterizado porque el método además comprende:

generar una segunda señal de salida enganchada en fase a la señal de reloj de referencia, usando un segundo circuito de bucle enganchado en fase que se acciona por dicha señal de reloj de referencia; corregir la primera señal de salida ajustando una primera relación de división en frecuencia en el primer circuito de bucle enganchado en fase en respuesta al error de frecuencia detectado en la primera señal de salida; calcular (455) un parámetro de ajuste en base al error de frecuencia detectado; y corregir (460) la segunda señal de salida separadamente a partir de la corrección a la primera señal de salida ajustando una segunda relación de división en frecuencia en el segundo circuito de bucle enganchado en fase, usando el parámetro de ajuste.

en donde el parámetro de ajuste se calcula en base a un desplazamiento para dar cuenta del ajuste hecho a la señal de reloj de referencia, de manera que la primera y segunda frecuencias de señal de salida se corrijan en diferentes proporciones.

19. El método de la reivindicación 18, que además comprende programar los ajustes de la primera y segunda relaciones de división en frecuencia para evitar discontinuidades de frecuencia en la primera o segunda señales de salida, o ambas, durante uno o más intervalos de tiempo dependientes de la aplicación.

20. Un dispositivo de comunicaciones, que comprende: un circuito transceptor de comunicaciones; un segundo circuito receptor; y un circuito de sintetizador de frecuencia (300) como se reivindica en la reivindicación 1.

21. El dispositivo de comunicaciones de la reivindicación 20, en donde el circuito de corrección de frecuencia además está configurado para calcular un parámetro de ajuste en base al error de frecuencia detectado y el ajuste a la frecuencia de reloj de referencia, y para corregir la segunda señal de salida ajustando una segunda relación de división en frecuencia en el segundo circuito de bucle enganchado en fase, usando el parámetro de ajuste.

22. El dispositivo de comunicaciones de la reivindicación 20, en donde el circuito de corrección de frecuencia está configurado para programar los ajustes de la frecuencia de señal de reloj de referencia y la primera relación de división en frecuencia para evitar discontinuidades de frecuencia en la primera o segunda señales de salida, o ambas, durante uno o más intervalos de tiempo dependientes de la aplicación.