Aparato y método de procesamiento de datos.

Un aparato de procesamiento de datos utilizable para efectuar el mapeado de correspondencia de símbolos dedatos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de símbolos Multiplexadospor División de Frecuencias Ortogonales,

OFDM, estando el número predeterminado de señales de sub-portadorasdeterminado en función de una pluralidad de modos operativos y los símbolos de datos de entrada incluyendo primerosconjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada, cuyo aparato deprocesamiento de datos comprende:

un intercalador (33) utilizable para realizar un proceso de intercalado impar que intercala los primeros conjuntos desímbolos de datos de entrada en las señales de sub-portadoras de primeros símbolos OFDM y un proceso de intercaladopar que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras desegundos símbolos OFDM,incluyendo el proceso de intercalado impar:

la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador (100) enconformidad con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada yla lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en lasseñales de sub-portadoras de los primeros símbolos OFDM en conformidad con un orden definido por un código depermutación,incluyendo el proceso de intercalado par:

la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) enconformidad con un orden definido por el código de permutación yla lectura de los segundos conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en lasseñales de sub-portadoras de los segundos símbolos OFDM en conformidad con un orden secuencial, de modo quemientras los símbolos de datos de entrada desde el primer conjunto están siendo objeto de lectura desde posiciones enla memoria del intercalador (100), pueden ser objeto de escritura los símbolos de datos de entrada, desde el segundoconjunto, en las posiciones que acaban de ser objeto de lectura desde y cuando los símbolos de datos de entrada desdeel segundo conjunto son leídos desde las posiciones en la memoria del intercalador (100), con los símbolos de datos deentrada, desde un primer conjunto siguiente, pudiendo ser objeto de escritura en las posiciones desde donde acaban deleerse, en dondecuando el modo operativo es un modo que incluye mitad o menos de la mitad de un número de señales de subportadorasde un número total de sub-portadoras en los símbolos OFDM para transmitir los símbolos de datos deentrada que pueden admitirse por la memoria del intercalador (100), el aparato de procesamiento de datos utilizable paraintercalar los símbolos de datos de entrada desde ambos primero y segundo conjuntos, en conformidad con solamente elproceso de intercalado impar.

Aparato y método de procesamiento de datos

CAMPO DE LA INVENCIÓN

La presente invención se refiere a un aparato de procesamiento de datos utilizable para establecer un mapeado de correspondencia de los símbolos de entrada en señales de sub-portadoras de un símbolo multiplexado por división de frecuencias ortogonales (OFDM) . Las formas de realización de la presente invención pueden dar a conocer un transmisor de OFDM.

ANTECEDENTES DE LA INVENCIÓN

La norma de difusión de vídeo digital-terrestre (DVB-T) utiliza la multiplexión por división de frecuencias ortogonales (OFDM) para comunicar datos que representan imágenes de vídeo y sonido a receptores a través de una señal de comunicaciones de radiodifusión. Se conocen dos modos operativos para la norma DVB-T que se denominan como el modo de 2k y el modo de 8k. El modo de 2k proporciona 2048 sub-portadoras mientras que el modo de 8k proporciona 8192 sub-portadoras. De forma similar como para la norma de difusión de vídeo digital-portátil (DVB-H) se ha proporcionado un modo de 4k, en donde el número de sub-portadoras es 4096.

Con el fin de mejorar la integridad de los datos comunicados utilizando DVB-T o DVB-H, se proporciona un intercalador de símbolos para poder intercalar los símbolos de datos de entrada cuando estos símbolos son objeto de mapeado de correspondencia en las señales de sub-portadoras de un símbolo de OFDM. Dicho intercalador de símbolos comprende una memoria del intercalador en combinación con un generador de direcciones. El generador de direcciones genera una 25 dirección para cada uno de los símbolos de entrada, indicando cada dirección una de las señales de sub-portadoras del símbolo de OFDM en el que el símbolo de datos ha de mapearse. Para el modo de 2k y para el modo de 8k se ha dado a conocer una disposición en la norma de DVB-T para generar las direcciones para el mapeado de correspondencia. Análogamente, para el modo de 4k de la norma DVB-H, se ha proporcionado una disposición para generar direcciones para el mapeado y un generador de direcciones para poner en práctica este mapeado se da a conocer en la solicitud de patente europea 04251667.4. El generador de direcciones comprende un registro de desplazamiento de realimentación lineal que es utilizable para generar una secuencia de bits pseudo-aleatoria y un circuito de permutación. El circuito de permutación permuta el orden del contenido del registro de desplazamiento de realimentación lineal para poder generar una dirección. La dirección proporciona una indicación de una de las sub-portadoras de OFDM para soportar un símbolo de datos de entrada almacenado en la memoria del intercalador, con el fin de efectuar el mapeado de correspondencia de los símbolos de entrada en las señales de sub-portadoras del símbolo de OFDM. En conformidad con un desarrollo adicional de la norma de difusión de vídeo digital-terrestre, conocida como DVB-T2, se ha propuesto que han de proporcionarse modos para comunicación de datos adicionales. Por lo tanto, un problema técnico se presenta al proporcionar una puesta en práctica eficiente de un intercalador para cada modo, lo que proporcionará un buen rendimiento al mismo tiempo que reduce un coste de puesta en práctica.

En un artículo titulado “Un nuevo demapeador reconfigurable de alta velocidad – arquitectura de de-intercalador de símbolos para DVB-T” por Howarth L et al, ha dado a conocer un transmisor adecuado para DVB-T que está dispuesto para efectuar el mapeado de correspondencia de palabras de bits de datos/desde una fuente de entrada en símbolos de modulación y para intercalar los símbolos de modulación en las sub-portadoras de símbolos de OFDM. El intercalador

incluye una memoria del intercalador para escritura de los símbolos de modulación desde el flujo continuo de entrada fuente en la memoria del intercalador antes de que el mapeado de correspondencia de los símbolos de modulación forme la memoria del intercalador en las sub-portadoras de los símbolos de OFDM. Se da a conocer, además, un receptor que incluye un de-intercalador de símbolos para el mapeado de correspondencia de los símbolos de modulación recibidos desde los símbolos de OFDM en un flujo continuo de símbolos de salida, efectuando la lectura de los símbolos de modulación entrantes y salientes de una memoria del intercalador.

SUMARIO DE LA INVENCIÓN

En conformidad con un aspecto de la idea inventiva de la presente invención se da a conocer un aparato de 55 procesamiento de datos que está dispuesto para efectuar el mapeado de correspondencia de los símbolos de datos de entrada a comunicarse en un número de predeterminado de señales de sub-portadoras de símbolos multiplexados por división de frecuencias ortogonales OFDM. El número predeterminado de señales de sub-portadoras se determina en conformidad con uno de entre una pluralidad de modos operativos y los símbolos de datos de entrada se dividen en primeros conjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada. El aparato de procesamiento de datos comprende: un intercalador utilizable para realizar un proceso de intercalado impar que intercala los primeros conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de los primeros símbolos de OFDM y un proceso de intercalado par que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de los segundos símbolos de OFDM. El proceso de intercalado impar incluye la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador en conformidad

con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada y la lectura de los primeros conjuntos de símbolos de datos desde la memoria del intercalador en las señales de sub-portadoras de los primeros símbolos de OFDM, en conformidad con un orden definido por un código de permutación. El proceso de intercalado par incluye la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador en conformidad con un orden definido por el código de permutación y la lectura de los segundos conjuntos de símbolos de datos, desde la memoria del intercalador, en las señales de sub-portadoras de los segundos símbolos de OFDM en conformidad con un orden secuencial. Mientras los símbolos de datos de entrada, desde el primer conjunto, están siendo objeto de lectura desde las posiciones en la memoria del intercalador, los símbolos de datos de entrada, desde el segundo conjunto, pueden ser objeto de escritura en las posiciones que se acaban de leer y cuando se está leyendo los símbolos de datos de entrada desde el segundo conjunto a partir de las posiciones en la memoria del intercalador, pudiendo los símbolos de datos de entrada, desde un primer conjunto siguiente, ser objeto de escritura en las posiciones que se acaban de leer. Además, cuando el modo de modulación es un modo que incluye la mitad o menos de la mitad de un número de señales de sub-portadoras que un número máximo de sub-portadoras en los símbolos de OFDM para soportar los símbolos de datos de entrada en cualquier modo, el aparato de procesamiento de datos es utilizable para intercalar los símbolos de datos de entrada, desde ambos primero y segundo conjuntos, en conformidad con el proceso de intercalado impar.

Los primeros símbolos de OFDM pueden ser símbolos de OFDM impares y los segundos símbolos de OFDM pueden ser símbolos de OFDM pares.

En algunos transmisores y receptores de OFDM convencionales, que operan en conformidad con los modos de 2k y 8k para DVB-T y el modo de 4k para DVB-H, se utilizan dos procesos de intercalado de símbolos en el transmisor y en el receptor, uno para los símbolos de OFDM pares y otro para los símbolos de OFDM impares. Sin embargo, el análisis ha demostrado que los sistemas de intercalado, diseñados para los intercaladores de símbolos de 2k y 8k para DVB-T y el intercalador de símbolos de 4k para DVB-H, funcionan mejor para símbolos impares que para símbolos pares. Formas de realización de la presente invención están dispuestas de modo que solamente el proceso de intercalado de símbolos impares se utilice a no ser que el transmisor/receptor esté en el modo con el número máximo de sub-portadoras. Por lo tanto, cuando el número de símbolos de datos que pueden soportarse por las sub-portadoras de un símbolo de OFDM en uno de la pluralidad de modos operativos es menor que la mitad del número de símbolos de datos que pueden soportarse en un modo operativo que proporcione el mayor número de señales de sub-portadoras que soporten datos por símbolos de OFDM, en tal caso, un intercalador del transmisor del receptor de los símbolos... [Seguir leyendo]

1. Un aparato de procesamiento de datos utilizable para efectuar el mapeado de correspondencia de símbolos de datos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de símbolos Multiplexados por División de Frecuencias Ortogonales, OFDM, estando el número predeterminado de señales de sub-portadoras determinado en función de una pluralidad de modos operativos y los símbolos de datos de entrada incluyendo primeros conjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada, cuyo aparato de procesamiento de datos comprende:

un intercalador (33) utilizable para realizar un proceso de intercalado impar que intercala los primeros conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de primeros símbolos OFDM y un proceso de intercalado par que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de segundos símbolos OFDM,

incluyendo el proceso de intercalado impar:

la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador (100) en conformidad con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada y

la lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los primeros símbolos OFDM en conformidad con un orden definido por un código de permutación,

incluyendo el proceso de intercalado par:

la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con un orden definido por el código de permutación y

la lectura de los segundos conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los segundos símbolos OFDM en conformidad con un orden secuencial, de modo que mientras los símbolos de datos de entrada desde el primer conjunto están siendo objeto de lectura desde posiciones en la memoria del intercalador (100) , pueden ser objeto de escritura los símbolos de datos de entrada, desde el segundo conjunto, en las posiciones que acaban de ser objeto de lectura desde y cuando los símbolos de datos de entrada desde el segundo conjunto son leídos desde las posiciones en la memoria del intercalador (100) , con los símbolos de datos de entrada, desde un primer conjunto siguiente, pudiendo ser objeto de escritura en las posiciones desde donde acaban de leerse, en donde cuando el modo operativo es un modo que incluye mitad o menos de la mitad de un número de señales de subportadoras de un número total de sub-portadoras en los símbolos OFDM para transmitir los símbolos de datos de entrada que pueden admitirse por la memoria del intercalador (100) , el aparato de procesamiento de datos utilizable para intercalar los símbolos de datos de entrada desde ambos primero y segundo conjuntos, en conformidad con solamente el proceso de intercalado impar.

2. Un aparato de procesamiento de datos según la reivindicación 1, en donde el intercalador (100) incluye un controlador (108, 110) , un generador de direcciones (102) y la memoria del intercalador (100) , siendo el controlador utilizable para controlar el generador de direcciones (102) para generar las direcciones, durante el proceso de intercalado impar para la lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras del primero o de los primero y segundo símbolos OFDM en conformidad con un orden definido por el código de permutación y, durante el proceso de intercalado par, para la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con el orden definido por el código de permutación.

3. Un aparato de procesamiento de datos según la reivindicación 1 o 2, en donde el generador de direcciones (102) incluye:

un registro de desplazamiento de realimentación lineal (200) que comprende un número predeterminado de etapas de registro y siendo utilizable para generar una secuencia de bits pseudo-aleatoria en conformidad con un polinomio generador,

un circuito de permutación (210) utilizable para recibir el contenido de las etapas del registro de desplazamiento (200) y para permutar los bits presentes en las etapas de registro en conformidad con el código de permutación para formar las direcciones de una de las sub-portadoras de OFDM y

una unidad de control (224) utilizable en combinación con un circuito de comprobación de direcciones (216) para regenerar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, siendo la dirección válida máxima predeterminada establecida en conformidad con el modo operativo.

4. Un aparato de procesamiento de datos, según la reivindicación 1, 2 o 3, en donde un tamaño mínimo de la memoria del intercalador (100) puede proporcionarse en conformidad con el número máximo de símbolos de datos de entrada que pueden transmitirse en las sub-portadoras de los símbolos OFDM, que están disponibles para soportar los símbolos de datos de entrada en cualquiera de los modos operativos.

5. Un aparato de procesamiento de datos según cualquier reivindicación precedente, en donde cuando se opera en el modo operativo que proporciona el número máximo de sub-portadoras por símbolo OFDM, el intercalador (33) es utilizable para usar la memoria del intercalador (100) disponible en conformidad con el proceso de intercalado impar y el proceso de intercalado par al efecto de la lectura de los símbolos de datos de entrada desde posiciones en la memoria del intercalador y la escritura de símbolos de datos de entrada en las posiciones que acaban de leerse y cuando se opera en cualquier otro modo en el que el número de sub-portadoras es la mitad o menos de la mitad del número de subportadoras para soportar los símbolos de datos de entrada por símbolos OFDM, el intercalador (33) es utilizable en el proceso de intercalado impar para la lectura de los símbolos de datos de entrada desde las primeras posiciones en la memoria del intercalador (100) y la escritura de los símbolos de datos de entrada en la memoria del intercalador (100) en segundas posiciones, siendo estas segundas posiciones diferentes de las primeras posiciones.

6. Un aparato de procesamiento de datos según la reivindicación 5, en donde el modo operativo que proporciona el número máximo de sub-portadoras por símbolo OFDM es un modo de 32 K.

7. Un aparato de procesamiento de datos según la reivindicación 6, en donde los otros modos incluyen uno o más de modos de 2K, 4K, 8K y 16K.

8. Un aparato de procesamiento de datos según cualquiera de las reivindicaciones precedentes, en donde el aparato de procesamiento de datos es utilizable para cambiar el código de permutación que se usa para formar las direcciones desde un símbolo OFDM a otro.

9. Un método para mapeado de correspondencia de símbolos de datos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de símbolos Multiplexados por División de Frecuencias Ortogonales, OFDM, siendo el número predeterminado de señales de sub-portadoras determinado en conformidad con uno de una pluralidad de modos operativos y los símbolos de datos de entrada incluyendo primeros conjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada, cuyo método comprende:

intercalar, en conformidad con un proceso de intercalado impar que intercala los primeros conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de los primeros símbolos OFDM y en conformidad con un proceso de intercalado par que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de segundos símbolos OFDM,

incluyendo el proceso de intercalado impar:

la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador (100) en conformidad con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada y

la lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los primeros símbolos OFDM en conformidad con un orden definido por un código de permutación y

el proceso de intercalado par que incluye la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con un orden definido por el código de permutación y

la lectura de los segundos conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los segundos símbolos OFDM en conformidad con un orden secuencial, en donde el intercalado está dispuesto de modo que mientras los símbolos de datos de entrada, desde el primer conjunto, son objeto de lectura desde las posiciones en la memoria del intercalador (100) , los símbolos de datos de entrada, desde el segundo conjunto, pueden ser objeto de escritura en las posiciones desde las que se acaba de leer y cuando los símbolos de datos de entrada, desde el segundo conjunto, son objeto de lectura desde las posiciones en la memoria del intercalador, los símbolos de datos de entrada, procedentes de un primer conjunto siguiente, pueden ser objeto de escritura en las posiciones que se acaban de leer y

cuando el modo operativo es un modo que incluye la mitad o menos de la mitad de un número de señales de subportadoras de un número total de sub-portadoras en los símbolos OFDM para soportar los símbolos de datos de entrada que pueden admitirse por la memoria del intercalador (100) , el método comprende el intercalado de los símbolos de datos de entrada desde los primero y segundo conjuntos en conformidad con solamente el proceso de intercalado impar.

10. Un método según la reivindicación 9, en donde el proceso de intercalado comprende generar direcciones utilizando un generador de direcciones (102) durante el proceso de intercalado impar para efectuar la lectura del primero o de los primero y segundo conjuntos de símbolos de datos de entrada, desde la memoria del 5 intercalador en las señales de sub-portadoras de los primeros símbolos OFDM, en conformidad con el orden definido por el código de permutación y

utilizar las direcciones generadas durante el proceso de intercalado par para realizar la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con el orden definido por el código de permutación.

11. Un método según la reivindicación 9 o 10, en donde la generación de direcciones utilizando un generador de direcciones (102) comprende:

generar una secuencia de bits pseudo-aleatoria utilizando un registro de desplazamiento de realimentación lineal (200) que incluye un número predeterminado de etapas de registro y un polinomio generador,

recibir el contenido de las etapas del registro de desplazamiento (200) ,

permutar los bits presentes en las etapas del registro de desplazamiento en conformidad con el código de permutación para formar las direcciones de una de las sub-portadoras de OFDM y

regenerar una dirección cuando una dirección generada supera una dirección válida máxima predeterminada, siendo establecida la dirección válida máxima predeterminada en conformidad con el modo operativo.

12. Un método según la reivindicación 9, 10 o 11, en donde un tamaño mínimo de la memoria del intercalador (100) puede proporcionarse en función del número máximo de símbolos de datos de entrada que pueden transmitirse en las sub-portadoras de los símbolos OFDM, que están disponibles para soportar los símbolos de datos de entrada en cualquiera de los modos operativos.

13. Un método según cualquiera de las reivindicaciones 9 a 12, en donde

cuando funciona en el modo operativo que proporciona el número máximo de sub-portadoras por símbolo OFDM, el intercalado comprende la utilización de la memoria del intercalador (100) disponible en conformidad con el proceso de intercalado impar y el proceso de intercalado par al efecto de la lectura de los símbolos de datos de entrada desde posiciones en la memoria del intercalador (100) y la escritura de símbolos de datos de entrada en las posiciones que acaban de leerse y

cuando se opera en cualquier otro modo en el que el número de sub-portadoras es mitad o menos de la mitad del número de sub-portadoras para soportar los símbolos de datos de entrada por símbolo de OFDM, el intercalado impar comprende:

la lectura de los primeros conjuntos de símbolos de datos de entrada desde las primeras posiciones en la memoria del intercalador (100) y la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del

intercalador (100) en segundas posiciones, siendo las segundas posiciones diferentes de las primeras posiciones.

14. Un método según la reivindicación 13, en donde el modo operativo que proporciona el número máximo de subportadoras por símbolo de OFDM es un modo de 32 K.

15. Un método según la reivindicación 14, en donde los otros modos incluyen uno o más de los modos de 2K, 4K, 8K y 16K.

16. Un método según cualquiera de las reivindicaciones 9 a 15, que comprende el cambio del código de permutación

para formar las direcciones desde un símbolo de OFDM a otro. 55

17. Un transmisor para transmitir datos utilizando la multiplexión por división de frecuencias ortogonales (OFDM) , incluyendo dicho transmisor un aparato de procesamiento de datos en conformidad con cualquiera de las reivindicaciones 1 a 8.

18. Un transmisor según la reivindicación 17, en donde el transmisor es utilizable para transmitir datos en conformidad con una norma de difusión de vídeo digital, tal como la norma de difusión de vídeo digital-terrestre, la norma de difusión de vídeo digital-portátil o la norma de difusión de vídeo digital-terrestre 2.

19. Un método para transmitir datos utilizando la multiplexión por división de frecuencias ortogonales (OFDM) , cuyo 65 método incluye la transmisión de los símbolos de OFDM,

establecer el mapeado de correspondencia de los símbolos de datos de entrada en el número predeterminado de señales de sub-portadoras de los símbolos de OFDM según cualquiera de las reivindicaciones 9 a 16 y

la transmisión de los símbolos OFDM.

20. Un método de transmisión, según la reivindicación 19, en donde la transmisión de los símbolos de datos de entrada objeto de lectura de la memoria utilizando las sub-portadoras de OFDM está en conformidad con una norma de difusión de vídeo digital, tal como la norma de difusión de vídeo digital- terrestre, la norma de difusión de vídeo digital–portátil o la norma de difusión de vídeo–terrestre 2.

Codificador vídeoBit para

AdaptaciónCodificadorIntercaladormapeador

dispersiónde bits Codificador audioBCH LDPC constela

energía ciónCodificador datos

Codificación fuente y multiplexión Bit para

AdaptaciónCodificadoIntercaladormapeador

dispersiónr BCH de bits constela

energía LDPC

ción Cons-

Constructor

tructor

Intercaladorsímbolos

tramas símbolos OFDM

Pilotos +señalizaciónincorporada Intercaladortiempos

Intercaladortiempos Extremo frontal

Inserción

Modulador

intervalo OFDM guarda

Secuencia direcciones escritura:

Dirección RAM:

Secuencia direcciones lectura:

0, 1, 2, 3

Secuencia transmitida Secuencia direcciones escritura:

0, 1, 2, 3

Dirección RAM:

Secuencia direcciones lectura:

Símbolos pares Secuencia direcciones escritura:0, 1, 2, 3

Dirección RAM:Secuencia direcciones lectura:

Intercalador en transmisor

Secuencia transmitida Secuencia direcciones escritura:0, 1, 2, 3

Dirección RAM:

Secuencia direcciones lectura:0, 1, 2, 3

De-Intercalador en receptor

Símbolos impares

MODOIMPAR/PAR

Número de símbolos Número de símbolos Número de símbolos

Número de símbolos Desde antena Elimina-

Sintonición zador guarda Estimación canal y corrección Extracción señalincorporada

Demapeador

De

DecodificadorDe

corrección IntercaladorIntercaladorerrores de bits de símbolos Símbolo entrada: Y’Símbolos pares/impares Generación Dirección H (q) Intercaladordirecciones RAM

Símbolo intercalado: Y

Modo

Número de portadoras

Símbolos pares Símbolos impares Secuencia Secuencia direcciones direcciones escritura:escritura:

0, 1, 2, 3

0, 1, 2, 3 Dirección RAM:

Dirección RAM: Secuencia

Secuencia direcciones

direcciones lectura:

lectura: Intercalador en transmisor Intercalador en transmisor

Secuencia transmitida Secuencia transmitida Memoriaintercalador

Dirección escritura Dirección lectura Impar/par Generadordirecciones Secuencia transmitida

Secuencia transmitida

Secuencia Secuencia direcciones direcciones escritura:escritura:

0, 1, 2, 3

0, 1, 2, 3 Dirección RAM:

Dirección RAM: Secuencia Secuencia direcciones direcciones lectura: lectura:

Símbolo entrada: Y’ Símbolos Dirección H (q)

pares/impares Generación RAM direccionesintercalador

Símbolo intercalado: Y Modo