SISTEMA DIGITAL MULTICANAL PARA EL PROCESAMIENTO DE SEÑALES DE RADIO, EN PARTICULAR DEL TIPO DE BANDA MUY ANCHA.

Sistema digital multicanal para procesar señales de radio, del tipo de banda muy ancha,

que comprende medios electrónicos (34, 35) para la conversión analógica a digital (A/D) de una o varias señales de radio en frecuencias intermedias (IF) y para la siguiente conversión digital de frecuencia de las señales muestreadas de IF en una o varias bandas base, el sistema estando caracterizado por el hecho que los medios electrónicos (34, 35) son modulares y comprenden: - una o varias tarjetas impresas (PCBs) (42) para conversión A/D, cada una de las cuales muestrea una respectiva señal de entrada (IF) a una dada frecuencia de muestreo (f); y - una o varias tarjetas impresas (PCBs) (45) para procesar digitalmente señales digitales, cada una de las cuales comprende un dispositivo FPGA; dichas una o varias tarjetas A/D (42) y dicha una o varias tarjetas FPGA (45) estando conectadas entre sí en cascada a lo largo de al menos dos canales de comunicación que comprenden un primer canal a través del cual vienen transmitidas las señales de entrada a las tarjetas (42, 45), y un segundo canal a través del cual vienen transmitidos los datos de salida obtenidos a partir de la conversión digital de frecuencia y del procesamiento digital de las señales muestreadas, una parte de cada canal siendo formada en cada tarjeta FPGA (45) donde la misma comprende en cascada: conectores de recepción; un bus de recepción que comprende líneas de conexión de retardo e impedancia controlados; un dispositivo FPGA que regenera y procesa los datos; un bus de transmisión que comprende líneas de conexión de retardo e impedancia controlados; y conectores de transmisión; de modo que el sistema distribuya el procesamiento de señales en serie y/o en paralelo en dicha una o varias tarjetas FPGA (45), de modo que cada tarjeta FPGA (45) lleve a cabo una parte del proceso digital, funcionando preferentemente a una frecuencia menor que la frecuencia de muestreo (f), donde para cada canal, los conectores de recepción y los conectores de recepción están superpuestos, es decir están instalados uno debajo del otro en una posición idéntica en dos caras opuestas de la respectiva tarjeta FPGA (45), con conexión electromecánica enfrentada macho-hembra.

Campo Técnico

La presente invención se refiere a un sistema digital multicanal para el procesamiento de señales de radio del tipo de banda muy ancha, aplicable en particular como un receptor astronómico en la cadena de adquisición de datos para interferometría de base muy larga (Very Long Base Interferometry = VLBI), y que es modular, flexible, fiable, simple y eficaz, con una banda operativa extremadamente ancha, un tamaño muy limitado y costos de producción, instalación y mantenimiento muy bajos.

La presente invención también se refiere a un receptor radioastronómico provisto de un sistema digital multicanal de este tipo.

El sistema según la presente invención que se describe en este documento es a título puramente ejemplificador y no limitativo con referencia a su aplicación en receptores radioastronómicos. Sin embargo, debe entenderse que el sistema según la presente invención puede ser aplicado a los campos de telecomunicaciones civiles, militares y espaciales (tales como, por ejemplo, telefonía móvil, recepción satelital, comunicaciones terrestres de banda corta y ancha) e instrumentos de electromedicina (por ejemplo, para detectar campos electromagnéticos de frecuencias de hasta varios GHz) sin apartarse del alcance de la misma invención.

Técnica Existente

Como es sabido los receptores radioastronómicos comprenden aparatos para recibir y elaborar datos que incluyen una etapa anterior (front-end) y una etapa posterior (back-end). Como se puede apreciar en la figura 1, la etapa de front-end (1) comprende una antena (11), un amplificador de bajo ruido (12), un mezclador (13) de conversión de banda de radiofrecuencia (RF) en frecuencia intermedia (IF), y un filtro de IF (14). La etapa de back-end está dividida en una primera unidad (2), que comprende un banco (21) de mezcladores, cada uno de ellos usados para la conversión de banda IF a una banda base específica para obtener un canal específico de una pluralidad de canales, y una segunda unidad (3), que comprende un banco (31) de convertidores analógicos/digitales (A/D), cada uno de ellos recibiendo una señal de entrada proveniente de un correspondiente mezclador de dicho banco (21), y cuyas señales de salida son procesadas por una subunidad de interfaz estándar VLBI (VSI = VLBI Standard Interface) (32) que las envía a una subunidad de registro y/o transmisión de datos (33).

En los actuales radiotelescopios donde la etapa de back-end (2) es una etapa estándar VLBI, la primera unidad (2), al igual que la etapa front-end (1) es substancialmente analógica, mientras que la segunda unidad (3) es digital. En otros términos, la primera unidad (2) procesa las señales provenientes de la etapa front-end mediante métodos analógicos hasta una conversión de frecuencia de banda máxima de 16 MHz, mientras que la segunda unidad (3) convierte las señales del dominio analógico al dominio digital formatando, transmitiendo y/o registrando al mismo tiempo los datos. No se tiene ningún procesamiento digital de datos aparte de la entrada de información adicional tal como marcadores temporales y datos auxiliares de formatación.

La desventaja principal de tales sistemas convencionales es que puesto que la primera unidad (2) es analógica, la misma introduce significativos componentes de ruido en los canales obtenidos, reduciendo así su fiabilidad y precisión.

Recientemente se propusieron algunos sistemas que anticipan la conversión de las señales del dominio analógico al dominio digital, poniendo los convertidores A/D al comienzo de la etapa de back-end. En particular, haciendo referencia a la figura 2, el Observatorio Haystack, en colaboración con el Laboratorio de Ciencias Espaciales de la Universidad de California, Berkeley, ha desarrollado un sistema de back-end digital VLBI de banda ancha (4) para aplicaciones geodésicas, que comprende en una única tarjeta electrónica una unidad de conversión A/D (34) y filtros digitales (35) provistos de dispositivos arreglo de puertas programables dinámicamente por campo (FPGA) que convierten de la banda IF a la banda base. Además, la misma tarjeta electrónica incluye una interfaz VSI (32) y la subunidad de registro/transmisión de datos (32).

El sistema desarrollado por el Observatorio Haystack, sin embargo, no carece de desventajas.

Ante todo, no prevé la sintonización de canales puesto que viene empleado para estudios geodésicos.

Asimismo, es relativamente inflexible puesto que su dimensión es predefinida y, por ende, no obstante la posibilidad de configurar los filtros FPGA (35) para permitir la selección de la cantidad de canales de salida obtenidos, la frecuencia y el ancho de banda de los canales son definidos de antemano.

Además, el sistema desarrollado por el Observatorio Haystack no efectúa ningún procesamiento digital de señales digitales aparte de la selección de los canales.

El documento US 2004/049.609 da a conocer un mecanismo estratificado para integrar dispositivos programables en ambientes a base de software para procesamiento distribuido donde el ambiente software se interconecta con un estrato de adaptación, que a su vez se interconecta con un dispositivo programable, tal como un arreglo de puertas programables por campo (FPGA). El estrato de adaptación especifica e impone interfaces eléctricas, físicas y lógicas compatibles entre el dispositivo programable y el ambiente a base de software de los cuales el dispositivo, la aplicación que corre en el mismo y el estrato de adaptación forman un componente.

**(Ver fórmula)**

El documento US 2006/126.569 da a conocer una tarjeta terminal aplicada a un sistema inalámbrico multibanda y multiportadora y un aparato del mismo sistema. El aparato plataforma terminal según una ejecución ejemplificadora de la presente invención incluye una tarjeta plataforma terminal multibanda y multiportadora, un dispositivo de monitoreo, una unidad de RF para un sistema multibanda y multiportadora y una fuente de alimentación/GPS. La tarjeta plataforma terminal multibanda y multiportadora obtiene altas velocidades de procesamiento de datos y alta calidad de transmisión de datos utilizando una pluralidad de FPGAs de altas prestaciones, un procesador ARM, un DPRAM y una interfaz CardBus. El dispositivo de monitoreo efectúa operaciones de depuración en tiempo real, y las fuentes de alimentación/GPS entregan alimentación a la tarjeta plataforma terminal multibanda y multiportadora.

El documento US 2006/015.674 da a conocer un módulo de radio definido por software de autoarranque que puede ser realizado como un PCMCIA, Compact Flash, u otro módulo factor de forma plug-in. Las características prestacionales del módulo, pueden incluir frecuencia portadora en radiofrecuencia (RF), ancho de banda RF instantánea, modulación y desmodulación de portadora, codificación y descodificación de símbolos, seguridad y protocolo de red que pueden ser alterados y salvados por medio de un software de ordenador transferido al módulo desde un dispositivo anfitrión tal como un teléfono celular, un asistente digital personal u ordenador de bolsillo, un ordenador portátil u otro dispositivo de programación.

El documento US 2004/190.553 da a conocer un sistema de procesamiento canalizado flexible y redimensionable compuesto por una cantidad relativamente pequeña de tipos de componentes. El mismo extiende conceptos de malla de conmutadores en los FPGAs procesadores para crear así una malla de procesamiento que permita que los mismos buses sean compartidos por canales de datos múltiples, lo cual facilita la coordinación de la temporización de los eventos, y facilita la gestión de las funciones (correspondientes a administración, monitoreo y supervisión) del procesamiento.

El documento US 2006/291.428 da a conocer un módem adaptivo multicanal (AMC = Adaptive MultiChannel) que puede recibir una o varias señales de espectro disperso simultáneamente e incluye un filtro ajustable, un Σ ADC, y un procesador digital. El filtro digital filtra una señal de entrada con un ancho de banda ajustable y proporciona una señal de salida comprendida de una cantidad seleccionada de señales de espectro disperso. El Σ ADC digitaliza la señal de salida y proporciona muestras de datos. La velocidad de muestreo y/o la tensión de referencia del Σ ADC pueden ser modificadas para obtener la prestación que se desea. El procesador digital elabora las muestras de datos para cada señal de espectro disperso de modo de recuperar datos enviados en esa señal. Un controlador... [Seguir leyendo]

1. Sistema digital multicanal para procesar señales de radio, del tipo de banda muy ancha, que comprende medios electrónicos (34, 35) para la conversión analógica a digital (A/D) de una o varias señales de radio en frecuencias intermedias (IF) y para la siguiente conversión digital de frecuencia de las señales muestreadas de IF en una o varias bandas base, el sistema estando caracterizado por el hecho que los medios electrónicos (34, 35) son modulares y comprenden:

- una o varias tarjetas impresas (PCBs) (42) para conversión A/D, cada una de las cuales muestrea una respectiva señal de entrada (IF) a una dada frecuencia de muestreo (f); y

- una o varias tarjetas impresas (PCBs) (45) para procesar digitalmente señales digitales, cada una de las cuales comprende un dispositivo FPGA;

dichas una o varias tarjetas A/D (42) y dicha una o varias tarjetas FPGA (45) estando conectadas entre sí en cascada a lo largo de al menos dos canales de comunicación que comprenden un primer canal a través del cual vienen transmitidas las señales de entrada a las tarjetas (42, 45), y un segundo canal a través del cual vienen transmitidos los datos de salida obtenidos a partir de la conversión digital de frecuencia y del procesamiento digital de las señales muestreadas, una parte de cada canal siendo formada en cada tarjeta FPGA (45) donde la misma comprende en cascada: conectores de recepción; un bus de recepción que comprende líneas de conexión de retardo e impedancia controlados; un dispositivo FPGA que regenera y procesa los datos; un bus de transmisión que comprende líneas de conexión de retardo e impedancia controlados; y conectores de transmisión; de modo que el sistema distribuya el procesamiento de señales en serie y/o en paralelo en dicha una o varias tarjetas FPGA (45), de modo que cada tarjeta FPGA (45) lleve a cabo una parte del proceso digital, funcionando preferentemente a una frecuencia menor que la frecuencia de muestreo (f), donde para cada canal, los conectores de recepción y los conectores de recepción están superpuestos, es decir están instalados uno debajo del otro en una posición idéntica en dos caras opuestas de la respectiva tarjeta FPGA (45), con conexión electromecánica enfrentada macho-hembra.

2. Sistema según la reivindicación 1, donde cada uno de los conectores es un dispositivo de montaje superficial (conector SMD).

3. Sistema según la reivindicación 1 o 2, caracterizado por el hecho que, para cada canal, las líneas de conexión de los buses de recepción y transmisión son del tipo diferencial, preferentemente según el estándar LVPECL o LVDS, más preferiblemente hechas usando tecnología microwire con elementos entrelazados, impedancia controlada y longitud controlada dentro de un milímetro; y aún más preferentemente, con impedancia controlada de 50 Ohmios y las líneas que pertenecen al mismo bus siendo de la misma longitud, cada uno de los buses de recepción y transmisión comprendiendo de manera principalmente preferida 64+64 líneas diferenciales de datos y 4+4 líneas diferenciales de reloj.

4. Sistema según una cualquiera de las precedentes reivindicaciones, caracterizado por el hecho que además comprende, al final de la cascada, una tarjeta impresa final (46) que funciona como interfaz de salida para suministrar los datos obtenidos de la conversión digital de frecuencia y del procesamiento digital de las señales muestreadas, la tarjeta impresa final (46) preferentemente monitoreando el funcionamiento del sistema, más preferentemente proporcionando una medición digital de potencia total de una o varias señales de radio de frecuencia IF y/o accionando un control automático de ganancia del sistema, principalmente más preferente pudiendo ser inhabilitada y/o proporcionando una señal analógica de salida, principalmente más preferente a través de un convertidor digitalanalógico, que puede ser empleado por un monitor (47).

5. Sistema según una cualquiera de las precedentes reivindicaciones, caracterizado por el hecho que además comprende, en la extremidad inicial de la cascada, una tarjeta impresa inicial para controlar las operaciones de programación de las tarjetas FPGA (45), preferentemente enviando señales de programación y actualización de registros de configuración y/o señales para definir las tarjetas A/D (42) a un tercer canal de configuración y monitoreo a lo largo del cual la única o las varias tarjetas A/D (42) y la única o las varias tarjetas FPGA (45) también están conectadas en cascada, la tarjeta inicial siendo aún más preferentemente conectable a un ordenador de control.

6. Sistema según una cualquiera de las precedentes reivindicaciones, caracterizado por el hecho que es adecuado para realizar un proceso digital complejo para convertir una frecuencia de banda lateral única (SBB) en un ancho de banda de salida bwo que comienza a partir de un ancho de banda bwi donde

bwo < bwi/16,

de manera de crear:

- dos etapas (60 y 61) que reciben, respectivamente, las componentes real e imaginaria de una o varias señales de radio de frecuencia IF y las convierten en la banda base de salida bwo;

- una línea de retardo (62) que retarda la componente real;

- un filtro de respuesta impulsiva finita de Hilbert (FIR) (63) que desfasa la componente imaginaria de 90°;

- un sumador (64) y un restador (65) que suma y resta, respectivamente, los datos provenientes de la línea de retardo

**(Ver fórmula)**

(62) y del filtro FIR de Hilbert (63) para obtener los datos de la banda lateral inferior y los datos de la banda lateral superior, respectivamente;

el sistema creando, para cada una de las dos etapas (60 y 61) de conversión en la banda base de salida (bwo), un conjunto de N osciladores locales (50), preferentemente implementados como sintetizadores digitales (DDS), cada uno de los cuales envía una señal de salida a un respectivo mezclador digital (51) que recibe proveniente del primer canal de comunicación (52) una respectiva subsecuencia (53) de muestras de la única o de las varias señales de radio de frecuencia IF, cada oscilador (50) y cada mezclador (51) funcionando a una frecuencia de f/N, cada oscilador (50) proporcionando sus datos de salida con diferente desvíos de fase bajo las mismas condiciones de intervalo para cada ciclo operativo a la frecuencia f/N, las salidas del conjunto de mezcladores (51) siendo aplicadas a un filtro polifásico

(54) con N canales que implementa un filtro pasa-bajo cuya frecuencia de corte corresponde a la banda base bwo, la salida del filtro polifásico (54) siendo aplicada posteriormente a un canal de comunicación de salida (55) que preferentemente coincide con la siguiente parte del primer canal (53).

7. Sistema según una cualquiera de las precedentes reivindicaciones, caracterizado por el hecho que es adecuado para efectuar un proceso digital para la conversión en un ancho de banda de salida bwo comenzando a partir del ancho de banda bwi donde

bwi/16  bwo  bwi,

de manera de crear un filtro pasa-banda FIR en implementación paralela con M ramas, dicho filtro FIR teniendo N tomas, donde M  N, o tomas con coeficientes h(0)...h(N-1) de filtrado pasa-banda y recibiendo secuencialmente grupos de entrada de M muestras de la única o de las varias señales de radio de frecuencia IF, cada rama procesando, después de recibir un completo nuevo grupo de M muestras de entrada, un dato de salida de un grupo de M datos de salida temporalmente consecutivos desde el filtro pasa-banda FIR, el grupo más viejo de M muestras siendo rechazado del sistema después de recibir un completo nuevo grupo de M muestras de entrada.

8. Sistema según la reivindicación 4, o según una cualquiera de las reivindicaciones de 5 a 7 cuando dependen de la reivindicación 4, caracterizado por el hecho que funciona como una unidad back-end en la cadena de adquisición de datos para interferometría de base muy larga (VLBI), la tarjeta final (46) actuando como interfaz estándar VLBI (VSI) conectable a una subunidad (33) de registro y/o transmisión de datos.

9. Receptor radioastronómico que comprende una unidad back-end digital, caracterizado por el hecho que dicha unidad de back-end digital es un sistema digital multicanal para el procesamiento de señales de radio según la reivindicación 8.