PROCEDIMIENTO RAPIDO DE CODIFICACION Y DECODIFICACION Y DISPOSITIVOS ASOCIADOS.
Procedimiento de codificación de una secuencia de bits de entrada (S0) en una secuencia de bits codificados (S),
comprendiendo dicho procedimiento: #- una primera etapa (E1) de codificación aplicada sobre los bits de la secuencia de bits de entrada (S0), según un primer código; #- una etapa de entrelazado (E3) destinada a entrelazar, por medios de entrelazado (33), los bits procedentes de dicho primer código; #- una segunda etapa (E4) de codificación llamada de paridad, aplicada sobre los bits procedentes de dichos medios de entrelazado (33), según un segundo código, para generar dicha secuencia de bits codificados (S); caracterizándose dicho procedimiento porque dicha segunda etapa de codificación (E4) de paridad comienza después del entrelazado de un número Delta predeterminado de bits sin esperar al final de la etapa de entrelazado (E3), estando comprendido dicho número Delta predeterminado de bits entre un primer número inferior Delta i de bits dependiente de por lo menos un parámetro de dicha etapa de entrelazado (E3), y un primer número superior Delta s de bits correspondiente al número total de bits que han de ser procesados durante dicha etapa de entrelazado (E3).
Tipo: Resumen de patente/invención.
Solicitante: FRANCE TELECOM.
Nacionalidad solicitante: Francia.
Dirección: 6, PLACE D'ALLERAY,75015 PARIS.
Inventor/es: DORE,JEAN-BAPTISTE, HAMON,MARIE-HELENE, PENARD,PIERRE.
Fecha de Publicación: .
Fecha Concesión Europea: 15 de Abril de 2009.
Clasificación PCT:
- H03M13/29 ELECTRICIDAD. › H03 CIRCUITOS ELECTRONICOS BASICOS. › H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C). › H03M 13/00 Codificación, decodificación o conversión de código para detectar o corregir errores; Hipótesis básicas sobre la teoría de codificación; Límites de codificación; Métodos de evaluación de la probabilidad de error; Modelos de canal; Simulación o prueba de códigos (detección o correción de errores para la conversión de código o la conversión analógico/digital, digital/analógica H03M 1/00 - H03M 11/00; especialmente adaptados para los computadores digitales G06F 11/08; para el registro de la información basado en el movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18; para memorias estáticas G11C). › combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos, códigos de producto generalizados, códigos concatenados, códigos internos y externos.
Patentes similares o relacionadas:
Método y dispositivo de codificación, del 15 de Julio de 2020, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de codificación, que comprende: realizar (S101), mediante un extremo de transmisión basado en un polinomio de verificación de redundancia cíclica, […]
Método y aparato para la transmisión inalámbrica de datos sujeta a bloqueos de señal periódicos, del 23 de Octubre de 2019, de Hughes Network Systems, LLC: Un método para la transmisión inalámbrica de una primera corriente de datos, estando la transmisión sujeta a bloqueos periódicos, el método que comprende: segmentar una […]
Procedimiento y sistema para generar códigos de canal, en particular, para un encabezamiento de trama, del 11 de Septiembre de 2019, de POLITECNICO DI TORINO: Un procedimiento para generar un código de canal, en particular, para un encabezamiento de trama, para codificar una señal en la que el valor objetivo […]
Intercalador de bits para un sistema de BICM con códigos de QC-LDPC, del 3 de Julio de 2019, de PANASONIC CORPORATION: Un procedimiento de intercalación de bits para intercalar bits de una palabra de código generada en base a un esquema de codificación de comprobación de paridad de baja densidad […]
Aparato de transmisión de CDMA y método de transmisión de CDMA, del 19 de Junio de 2019, de INVT SPE LLC: Un aparato de transmisión de CDMA que comprende: una sección de control que reconoce tipos de datos incluidos en una pluralidad de elementos de datos y emite: […]
Procedimiento, sistema y dispositivo para detección de errores en redes de comunicación inalámbrica OFDM sin decodificación de corrección de errores hacia delante completa, del 26 de Abril de 2019, de TELEFONICA, S.A.: Un procedimiento para detectar errores en un paquete de información recibido por un receptor OFDM en un sistema de multiplexación por división de frecuencias ortogonales, […]
Intercalador de bits para un sistema de BICM con códigos QC LDPC, del 6 de Marzo de 2019, de PANASONIC CORPORATION: Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de verificación de paridad de baja densidad […]
Entrelazador de bits para un sistema BICM con códigos QC LDPC, del 28 de Febrero de 2019, de PANASONIC CORPORATION: Un método de entrelazado de bits para entrelazar bits de una palabra de código generada en base a un esquema de codificación con comprobación de paridad de baja densidad […]