APARATO Y METODO MEJORADOS PARA LA MULTIPLICACION Y EXPONENCIACION MODULARES BASADAS EN LA MULTIPLICACION DE MONTGOMERY.

Unidad aritmético lógica (ALU) microelectrónica para realizar una multiplicación modular de tipo Montgomery de P(A·B)N,

donde P(P·B)N es modularmente congruente con A·B·I mod N, donde I es un 2-n mod N, A, B y N son operandos de n bits de longitud, siendo N impar, comprendiendo el aparato: registros de memoria principales primeros (70, 80; 1000) y segundos (200, 210; 1005), cada registro para mantener un operando de n bits de longitud, estando adaptados respectivamente dichos registros para almacenar el multiplicador, B, y el módulo N; un dispositivo (390, ...) para multiplicar de forma simultánea una primera cadena (A i) de k bits por un primer bit (B d) entrante y una segunda cadena (N 0, Y 0) de k bits por un segundo bit (Y 0, N d) entrante y acumular el resultado, teniendo el dispositivo sólo un sumador (410) con acarreo acumulado, teniendo al menos k+1 bits de longitud, estando adaptado el dispositivo para seleccionar como un valor de entrada al sumador con acarreo acumulado un valor de cadena de todo ceros, la primera cadena de k bits, la segunda cadena de k bits o la suma precalculada de la primera y segunda cadenas de k bits, estando adaptado el aparato para introducir en una primera fase: los bits menos significativos de B como primeros bits entrantes; los bits consecutivos de un valor previsto generado "sobre la marcha", Y 0, como segundos bits entrantes en el dispositivo; los k bits consecutivos del multiplicando (A) como la primera cadena de k bits; y los k bits menos significativos consecutivos de N como segunda cadena de k bits, estando adaptado el aparato para introducir en una segunda fase: los bits menos significativos consecutivos de B como primeros bits entrantes; los bits consecutivos de N, como segundos bits entrantes en el dispositivo; los k bits consecutivos del multiplicando (A) como la primera cadena de k bits; y los k bits menos significativos consecutivos de Y0, generados en la primera fase, como la segunda cadena de k bits; un dispositivo (430) lógico para determinar Y0, de manera que los k bits menos significativos enviados desde el sumador (410) con acarreo acumulado en la primera fase son ceros, recibiendo el dispositivo lógico como entradas: el bit menos significativo de la primera cadena (Ai) de k bits; el primer bit (Bd) entrante; un bit de salida de acarreo menos significativo desde el sumador (410) con acarreo acumulado; el siguiente al bit menos significativo desde el sumador (410) con acarreo acumulado; el siguiente bit desde un registro (S) de almacenamiento temporal; y un bit de salida de acarreo desde un sumador (460), estando adaptado el sumador (410) con acarreo acumulado para enviar valores de forma simultánea mientras que se suman multiplicandos en el sumador (410) con acarreo acumulado; y un mecanismo de transferencia de salida, adaptado en una segunda fase para enviar un resultado P(A-B)N final desde el sumador (410) con acarreo acumulado.

Tipo: Resumen de patente/invención.

Solicitante: FORTRESS U & T LTD.

Nacionalidad solicitante: Israel.

Dirección: YEHOSHUA HATSOREF STREET 34,84001 BEER SHEVA.

Inventor/es: HADAD,ISAAC, ARAZI,BENJAMIN, GRESSEL,CARMI,DAVID, DROR,ITAI.

Fecha de Publicación: .

Fecha Concesión Europea: 5 de Septiembre de 2007.

Clasificación PCT:

  • G06F1/02 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 1/00 Detalles no cubiertos en los grupos G06F 3/00 - G06F 13/00 y G06F 21/00 (arquitecturas de computadores universales con programas grabados G06F 15/76). › Generadores de funciones digitales.
  • G06F7/52 G06F […] › G06F 7/00 Métodos o disposiciones para el tratamiento de datos actuando sobre el orden o el contenido de los datos tratados (circuitos lógicos H03K 19/00). › Multiplicación; División (G06F 7/483 - G06F 7/491, G06F 7/544 - G06F 7/556 tienen prioridad).
  • G06F7/544 G06F 7/00 […] › para la evaluación de funciones por cálculo (consultando una tabla G06F 1/02).
  • G06F7/72 G06F 7/00 […] › que utilizan la aritmética de restos.
  • G09C1/00 G […] › G09 ENSEÑANZA; CRIPTOGRAFIA; PRESENTACION; PUBLICIDAD; PRECINTOS.G09C APARATOS DE CIFRAR O DESCIFRAR PARA LA CRIPTOGRAFIA U OTROS FINES QUE IMPLICAN LA NECESIDAD DEL SECRETO.Aparatos o métodos por medio de los cuales una sucesión dada de signos, p. ej. un texto inteligible, se transforma en una sucesión de signos ininteligibles transponiendo los signos o grupos de signos o remplazándolos por otros según un sistema preestablecido (máquinas de escribir criptográficas G09C 3/00).
  • Fb
  • Twitter
  • G+
  • 📞
  • Pinit
APARATO Y METODO MEJORADOS PARA LA MULTIPLICACION Y EXPONENCIACION MODULARES BASADAS EN LA MULTIPLICACION DE MONTGOMERY.

Patentes similares o relacionadas:

Sistema de cifrado, método de cifrado y programa de cifrado, del 19 de Octubre de 2016, de MITSUBISHI ELECTRIC CORPORATION: Un sistema criptográfico configurado para realizar un proceso usando una base B predeterminada y una base B* predeterminada, el sistema criptográfico […]

Sistema de procesamiento criptográfico, dispositivo de generación de clave, dispositivo de delegación de clave, dispositivo de cifrado, dispositivo de descifrado, método de procesamiento criptográfico y programa de procesamiento criptográfico, del 5 de Octubre de 2016, de MITSUBISHI ELECTRIC CORPORATION: Un sistema de procesamiento criptográfico que realiza un proceso de cifrado de predicado usando módulos duales de un espacio V y un espacio V* emparejados a través de una […]

Sistema criptográfico, del 7 de Septiembre de 2016, de MITSUBISHI ELECTRIC CORPORATION: Sistema criptográfico que comprende un dispositivo de cifrado y un dispositivo de descifrado, en donde el dispositivo de cifrado incluye […]

Servidor para un sistema de distribución electrónico y procedimiento de operación del mismo, del 22 de Junio de 2016, de Microsoft Technology Licensing, LLC: Un procedimiento para proporcionar un elemento de contenido electrónico, comprendiendo dicho procedimiento los actos de: encriptar […]

Sistema criptográfico, método criptográfico, programa criptográfico y dispositivo de desencriptación, del 6 de Abril de 2016, de MITSUBISHI ELECTRIC CORPORATION: Sistema criptográfico que comprende un dispositivo de encriptación y un dispositivo de desencriptación , comprendiendo el dispositivo […]

Imagen de 'Establecimiento de llamada de telecomunicación de medios mixtos' Establecimiento de llamada de telecomunicación de medios mixtos, del 18 de Marzo de 2016, de 3G Licensing S.A: Estación móvil apta para videotelefonía en respuesta a una interrupción de una llamada en curso de telecomunicaciones de medios mixtos, comprendiendo […]

Aparato de conversión de datos y método de conversión de datos, del 24 de Febrero de 2016, de MITSUBISHI DENKI KABUSHIKI KAISHA: Un aparato de conversión de datos para recibir una clave y datos y para realizar conversión de datos para uno de cifrado y descifrado de los datos recibidos usando la clave […]

Imagen de 'DISPOSITIVO, SISTEMA Y PROCEDIMIENTO PARA EL INTERCAMBIO SEGURO…' DISPOSITIVO, SISTEMA Y PROCEDIMIENTO PARA EL INTERCAMBIO SEGURO DE INFORMACIÓN SENSIBLE EN UNA RED DE COMUNICACIÓN, del 3 de Septiembre de 2015, de UNIVERSIDAD DE GRANADA: La invención garantiza la seguridad al enviar información sensible por internet incluso mediante un dispositivo no confiable (DNC). Se describe un dispositivo confiable […]