UN METODO Y UNA DISPOSICION RELATIVOS A ESCRITURA Y LECTURA DE MEMORIAS.

LA PRESENTE INVENCION SE REFIERE A SISTEMAS SINCRONOS (SDH) Y PLESIOCRONOS (PDH) JERARQUICOS DIGITALES,

Y A UN METODO Y A UNA DISPOSICION PARA TRANSMITIR INFORMACION ENTRE TALES SISTEMAS. LA DISPOSICION INGENIOSA COMPRENDE UN REGISTRO FIFO (FIRST-IN, FIRST -OUT EPARA EL SISTEMA SDH DEL SISTEMA PDH. UNA SEÑAL DE DATOS DE ENTRADA (DATA-N) QUE LLEGAN AL BUFFER (TAMPON O CIRCUITO INTERMEDIO), PUEDE CONTENER UNA ASI LLAMADA JUSTIFICACION DE BIT. CUANDO UN CUADRO INCLUYE JUSTIFICACION DE BIT, SIGNIFICA QUE UN CUADRO INCLUYE UN BIT MAS O UN BIT MENOS QUE EL NUMERO NOMINAL DE BIT. ASI, EL RITMO DE INFORMACION SE ESCRIBE DENTRO DEL BUFFER QUE VARIA CON CADA CUADRO. LA FINALIDAD DE LA INVENCION ES LA DE CONTROLAR EL RITMO DE LECTURA DEL BUFFER, CON LO QUE LA LECTURA SEGUIRA AL RITMO DE VARIACION EN QUE SE LEEN LOS DATOS DENTRO DEL REGISTRO FIFO. DIRECCIONES DE ESCRITURA (WADR) SE GENERAN CON FINES DE ESCRITURA, EN TANTO QUE DIRECCIONES DE LECTURA SE GENERAN (RADR) SE GENERAN CON FINES DE LECTURA. DE CONFORMIDAD CON LA INVENCION, SE CONTROLA EL RITMO DE LECTURA CON AYUDA DE UN CONTADOR (38) DEL VALOR MEDIO QUE GENERA DIRECCIONES DE VALORES MEDIOS (AVADR). LA DIRECCION DE ESCRITURA GENERADA Y LA DIRECCION MEDIA GENERADA SE DETECTAN EN UN PRIMER DETECTOR (33) DE FASES. CUANDO LAS DIRECCIONES DE ESCRITURAS (WADR) DIFIEREN EXCESIVAMENTE DE LAS DIRECCIONES MEDIAS (AVADR), COMO RESULTADO DE UNA O MAS JUSTIFICACIONES DE BIT, LA GENERACION DE DIRECCIONES DE VALOR MEDIO (AVADR) SE ACELERA O RETRASA INCREMENTALMENTE, CON LO QUE LAS DIRECCIONES DE ESCRITURA OSCILAN DENTRO DE LIMITES PERMISIBLES ALREDEDOR DE LAS DIRECCIONES DE VALORES MEDIOS. LAS DIRECCIONES DE VALORES MEDIOS GENERADAS SE USAN TAMBIEN PARA CONTROLAR EL RITMO DE LECTURA. LA DIRECCION DE LECTURA SE COMPARA EN UN SEGUNDO DETECTOR DE FASES (40) CON UN "VALOR DE RELLENO", QUE RELACIONA LA DIRECCION DE VALOR MEDIO GENERADA Y, SI LA DIRECCION DE LECTURA ALCANZA EL "VALOR DE RELLENO", ESTO INDICA QUE EL RITMO DE LECTURA ES DEMASIADO ELEVADO. CUANDO EN EL SEGUNDO DETECTOR SE INDICA QUE EL RITMO DE LECTURA ES EXCESIVAMENTE ELEVADO, SE BAJA ESTE LIMITE DE LECTURA.

Tipo: Resumen de patente/invención.

Solicitante: TELEFONAKTIEBOLAGET LM ERICSSON.

Nacionalidad solicitante: Suecia.

Dirección: ,126 25 STOCKHOLM.

Inventor/es: SAHL, STEFAN, SYDHOFF, PER.

Fecha de Publicación: 16 de Diciembre de 1998.

Fecha Concesión Europea: 12 de Agosto de 1998.

Clasificación Internacional de Patentes:

G06F5/06 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 5/00 Métodos o disposiciones para la conversión de datos, sin modificación del orden o del contenido de datos tratados. › para modificar la velocidad del caudal de datos, es decir, regularización de la velocidad.
H04J3/07 ELECTRICIDAD. › H04 TECNICA DE LAS COMUNICACIONES ELECTRICAS. › H04J COMUNICACIONES MULTIPLEX (peculiar de la transmisión de información digital H04L 5/00; sistemas para transmitir las señales de televisión simultánea o secuencialmente H04N 7/08; en las centrales H04Q 11/00). › H04J 3/00 Time-division multiplex systems (H04J 14/08 takes precedence). › utilizando el empaquetado de impulsos para los sistemas con caudales de información diferentes o variables.

Patentes similares o relacionadas:

PROCEDIMIENTO PARA EL PROCESAMIENTO DE CONJUNTOS DE DATOS CONSISTENTES., del 16 de Noviembre de 2005, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para el procesamiento de conjuntos de datos consistentes a través de una aplicación asíncrona de un usuario con una memoria […]

APILAMIENTO DE OPERANDOS Y PROCEDIMIENTO PARA APILAMIENTO DE OPERANDOS., del 16 de Octubre de 2003, de GIESECKE & DEVRIENT GMBH: Apilamiento de operandos para un ordenador que comprende una unidad lógico-aritmética, que procesa cada uno de los operandos según una rutina, y el apilamiento de operandos […]

PROCEDIMIENTO DE MANDO DE UN CIRCUITO TIPO PRIMERO EN ENTRAR - PRIMERO EN SALIR Y DISPOSITIVO PARA SU REALIZACION., del , de THOMSON MULTIMEDIA: EL PRESENTE INVENTO SE REFIERE A UN PROCEDIMIENTO DE CONTROL DE UN CIRCUITO DEL TIPO "PRIMERO QUE ENTRA PRIMERO QUE SALE" QUE PERMITE CONTROLAR M PALABRAS DE […]

RESOLUCION DE LA AMBIGUEDAD TRIBUTARIA PARA UN CONTROL DE MEMORIA ELASTICA, del 16 de Abril de 1999, de ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE: LAS DIRECCIONES DE LECTURA Y ESCRITURA DE LOS LADOS LOCALES Y DE LINEA DE UNA MEMORIA ELASTICA SE COMPARAN DOS VECES POR LO MENOS PARA DETERMINAR CUALQUIER AMBIGUEDAD EN LA […]

DISPOSITIVO Y PROCEDIMIENTO DE ESCRITURA EN UN DISPOSITIVO DE MEMORIZACION DE PILAS., del 16 de Diciembre de 1997, de LABORATOIRE EUROPEEN DE RECHERCHES ELECTRONIQUES AVANCEES: EL INVENTO SE REFIERE PRINCIPALMENTE A UN DISPOSITIVO Y A UN PROCEDIMIENTO DE ESCRITURA EN UN DISPOSITIVO DE MEMORIZACION DE PILAS. EL INVENTO SE REFIERE […]

PROCESADOR DE DIRECCIONES PARA UN PROCESADOR DE SEÑALES, del 16 de Marzo de 1997, de TELEFONAKTIEBOLAGET L M ERICSSON: ESTA INVENCION SE REFIERE A UNA DIRECCION ELABORADORA PARA UNA SEÑAL ELABORADORA. ESTA DIRECCION ELABORADORA CONTIENE FORMA PARA EL CALCULO DE DIRECCION EN UNA MEMORIA […]

DISPOSICION PARA LA TRANSMISION DE DATOS EN PALABRAS FRAGMENTADAS, del 1 de Mayo de 1996, de SIEMENS AKTIENGESELLSCHAFT: EN LA TRANSMISION DE DATOS EN PALABRAS, SUBDIVIDIDOS EN VARIAS PALABRAS FRAGMENTADAS, ENTRE DOS UNIDADES DE MANDO QUE TRABAJAN A VELOCIDADES DIFERENTES, SE DA EL PROBLEMA DE […]

SINCRONIZADOR DE ELEMENTOS DE PROCESAMIENTO SEMISINCRONOS., del 16 de Marzo de 2007, de MONEY CONTROLS LIMITED: Un conjunto de procesadores, que comprende un conjunto de elementos de procesador semisíncronos, caracterizado porque cada uno […]