PROCEDIMIENTO PARA LA REGULACION DIGITAL DEL DECLIVE DE FLANCOS DE LAS SEÑALES DE SALIDA DE AMPLIFICADORES DE RENDIMIENTO DE LOS CHIPS SEMICONDUCTORES DE ORDENADORES, CON CONEXIONES ALTAMENTE INTEGRADAS.

SE DESCRIBE UN PROCEDIMIENTO PARA LA REGULACION DIGITAL DEL DECLIVE DE FLANCOS DE LAS SEÑALES DE SALIDA DE AMPLIFICADORES DE RENDIMIENTO Y DEL AMPLIFICADOR PARA REALIZAR ESTE PROCEDIMIENTO.

LA OBTENCION DEL VALOR REAL DEL DECLIVE DE FLANCOS, ES BIEN A TRAVES DE LA CANTIDAD DE IMPULSOS, QUE PASAN AL CONTADOR (10) DURANTE INTERVALO DE MEDICION Y CUYA DURACION DEPENDE DEL DECLIVE DE LOS FLANCOS. TAL INTERVALO DE MEDICION SE OBTIENE CUANDO LOS IMPULSOS DE UN OSCILADOR CIRCULAR (1) QUE CONTIENE UN AMPLIFICADOR DE RENDIMIENTO (2), PASAN AL CONTADOR (9). OTRA POSIBILIDAD PARA OBTENER EL VALOR REAL DEL DECLIVE DE LOS FLANCOS, ES CONTAR EL NUMERO DE LOS IMPULSOS DEL OSCILADOR CIRCULAR (1), DURANTE UNA DURACION PREDETERMINADA DEL INTERVALO DE MEDICION. SE COMPARAN LOS VALORES REAL Y TEORICOS. EL RESULTADO MODIFICA EL CONTENIDO DE UN REGISTRO DE EMPUJE IZQUIERDA/DERECHA (19). SUS SALIDAS PARALELAS (21) A TRAVES DE CONDUCCIONES DE MANDO (22), INFLUYEN EN LAS ENTRADAS DE MANDO (23) DEL AMPLIFICADOR DE RENDIMIENTO, PARA MODIFICAR EL DECLIVE DE LOS FLANCOS, CONECTANDO O DESCONECTANDO LOS TRANSISTORES DE SALIDA, CONECTADOS DE FORMA PARALELA RESPECTO A SUS TRAYECTOS DE CONEXIONES.