MÉTODO DE TRANSMISIÓN DE DATOS ENTRE DISPOSITIVOS MAESTROS Y ESCLAVOS.

Método de transmisión de datos entre dispositivos maestros y esclavos La presente invención hace referencia a un método para la transmisión de tramas de datos entre un dispositivo maestro y una pluralidad de dispositivos esclavos, un producto de programa de ordenador que inicia la ejecución de un método correspondiente en uno o en una pluralidad de dispositivos maestros y/o esclavos controlados por programa, y una red de comunicaciones con dispositivos maestros y esclavos apropiada para la ejecución del método. ESTADO DEL ARTE En la transmisión de datos entre unidades de control centrales, como por ejemplo, microcontroladores y módulos periféricos utilizados como dispositivos maestros y, por ejemplo, sensores utilizados como dispositivos esclavos, se emplean generalmente sistemas de bus seriales. En los vehículos a motor se emplea generalmente, por ejemplo, el bus SPI (interfaz periférica serial). Además, se suministra una señal de reloj serial a una línea, desde el microcontrolador a los sensores conectados. Se provee una línea de datos para la transferencia de datos desde el microcontrolador hacia los sensores (MOSI = salida maestro/entrada esclavo), una línea de datos para la transferencia de datos desde los sensores hacia el microcontrolador (MISO = entrada maestro/salida esclavo), y una línea de selección para seleccionar uno o una pluralidad de sensores conectados (CSB = selector de chip). Para dicho sistema de bus que se basa en cuatro líneas, se conoce una pluralidad de protocolos de datos. Por ejemplo, se ha recomendado proporcionar otras líneas de selección o bien, líneas de selección de chip en correspondencia con la cantidad de dispositivos periféricos existentes, que implica una pluralidad de puertos de selección en el respectivo microcontrolador. Esto permite que en un ciclo de selección, que se define mediante un nivel predeterminado de la señal de selección, se puedan transmitir tramas de datos de consulta y las tramas de datos de respuesta correspondientes a través de la línea MOSI o MISO, cuando la consulta y la respuesta se realizan durante un ciclo de selección. Sin embargo, los primeros bits de respuesta, es decir, los más significativos no se pueden ocupar específicamente para una consulta, dado que el dispositivo esclavo o bien, el dispositivo periférico seleccionado evalúa en primer lugar las tramas de datos de consulta, al menos, parcialmente. Por consiguiente, no se utilizan eficientemente todos los bits de las tramas de datos. Un problema similar surge cuando se provee una única línea de selección, y la selección del módulo periférico seleccionado se define mediante bits de dirección en la trama de datos de consulta que se transfiere a través de la línea MOSI. En el caso que se transmitan tanto la trama de datos de consulta como la trama de datos de respuesta correspondiente en el mismo ciclo de selección, los primeros bits de la trama de datos de respuesta correspondiente no se pueden ocupar específicamente para consulta. Por otra parte, se ha recomendado transmitir las tramas de datos de consulta y de respuesta en diferentes ciclos de selección. De esta manera, se produce una corrección de tiempo entre una consulta del microcontrolador y la respuesta correspondiente mediante el dispositivo esclavo o dispositivo periférico seleccionado. Por lo tanto, se puede utilizar la trama de datos completa para la transmisión de bits específicos de consulta, sin embargo, se genera una bisección del flujo de datos cuando cada sensor se conecta a una línea de selección de chip, como es el caso, por ejemplo, del denominado protocolo de Autoliv. La patente US 5,835,785 describe un bus de datos de mutiplexor síncrono / asíncrono con tres enlaces de comunicaciones para la transmisión sincrónica bidireccional de datos entre dos dispositivos de datos. De la patente DE 101 09 369 A1 se conoce un sistema de bus serial. Además, se pueden transmitir datos independientes del protocolo del bus mediante un participante del bus a un receptor, después de que se haya transmitido una cabecera del paquete de datos que contiene respectivamente una dirección de emisor y receptor de 16 bits de longitud. Un objeto de la presente invención consiste en crear un método perfeccionado para la transmisión de datos entre dispositivos maestros y esclavos. REVELACIÓN DE LA PRESENTE INVENCIÓN ES 2 366 166 T3 La presente invención parte de un método para la transmisión de tramas de datos entre un dispositivo maestro y uno o una pluralidad de dispositivos esclavos mediante un sistema de bus de acuerdo con las reivindicaciones independientes. El sistema de bus presenta, al menos, una línea de consulta para la transmisión de tramas de datos de consulta desde el dispositivo maestro al dispositivo esclavo, una línea de respuesta para la transmisión de tramas de datos de respuesta desde los dispositivos esclavos hacia el dispositivo maestro y, al menos, una línea de selección para activar los dispositivos esclavos. Además, las tramas de datos de consulta y de respuesta se transmiten con, al menos, un bit de dirección para direccionar uno de los dispositivos esclavos, con bits de datos útiles y con, al menos, un bit indicador de longitud para indicar la longitud de la trama de datos. 2 Por un dispositivo maestro se puede entender, por ejemplo, un microcontrolador o una unidad aritmética lógica central para la evaluación de datos de sensores. Como dispositivos esclavos se consideran los dispositivos periféricos, dispositivos sensores u otros dispositivos controlables. Las tramas de datos de consulta y las tramas de datos de respuesta, se transmiten preferentemente sincrónicas entre sí. Por ejemplo, resulta concebible que directamente a continuación de una trama de datos de consulta se transmita respectivamente una trama de datos de respuesta asociada, en donde existen dos ciclos de selección diferentes. La respectiva transmisión de una trama de datos de consulta y de respuesta se inicia, por ejemplo, mediante la modificación del nivel de una señal de selección en una línea de selección. Además, la señal de selección para la duración de la transmisión de las tramas de datos de consulta y/o de respuesta se puede establecer en un nivel lógico predeterminado. Preferentemente, a continuación de una trama de datos de consulta se transmite una trama de datos de respuesta con los mismos bits de dirección del dispositivo esclavo direccionado. En particular, la presente invención permite que, en relación con los bits de datos útiles de una trama de datos de consulta, se transmita desde el dispositivo esclavo direccionado una trama de datos de respuesta extensa, por ejemplo, con 32 bits. Esto puede resultar necesario, por ejemplo, cuando un microcontrolador que opera como un dispositivo maestro consulta una cantidad de datos particularmente extensa, de un sensor que opera como dispositivo esclavo. Por lo tanto, también se puede transmitir una trama de datos de consulta extendida mediante bits adicionales, en relación con los bits de datos útiles de una trama de datos de consulta. En los bits de datos útiles se registran, por ejemplo, instrucciones en relación con la consulta de datos de sensores. Dado que el dispositivo maestro espera una trama de datos de respuesta extendida, se transmite una siguiente trama de datos de consulta extendida que se transmite paralela y simultáneamente con la trama de datos de respuesta extendida, para no interferir en la sincronicidad de la transferencia de datos. También puede resultar necesaria una trama de datos de respuesta extendida, cuando se transmite una trama de datos de consulta más extensa simultáneamente, por ejemplo, con una instrucción de escritura y datos para la escritura. Los bits adicionales de una trama de datos de consulta extendida presentan bits de control, en particular para efectuar un control de redundancia cíclica, y los bits indicadores de longitud indican la longitud de la trama de datos de consulta extendida. El control de redundancia cíclica es un método para la determinación de un valor de comprobación para los datos a transmitir, para poder identificar errores en la transmisión de datos. Cuando se transmite una trama de datos de consulta extendida, los bits indicadores de longitud de una trama de datos de respuesta transmitida sincronizadamente, indican la longitud inalterada de la trama de datos de respuesta. En tanto que la señal de selección controlada por el dispositivo maestro responda al dispositivo esclavo relacionado, transmite dichos bits de manera que se genere una trama de datos de respuesta extendida. En una variante del método, una respectiva trama de datos presenta un bit de paridad o un bit de control para efectuar un control de redundancia cíclica en relación con los bits indicadores de longitud. Por lo tanto, se puede conmutar, por ejemplo, entre diferentes longitudes... [Seguir leyendo]

1. Método para la transmisión de tramas de datos entre un dispositivo maestro (2) y uno o una pluralidad de dispositivos esclavos (3, 4, 5) a través de un sistema de bus (6) con, al menos, una línea de consulta (16) para la transmisión de tramas de datos de consulta (RQ1, RQ2) desde el dispositivo maestro (2) a los dispositivos esclavos (3, 4, 5), una línea de respuesta (17) para la transmisión de tramas de datos de respuesta (RP1, RP2) desde los dispositivos esclavos (3, 4, 5) hacia el dispositivo maestro (2) y, al menos, una línea de selección (15) para la activación de los dispositivos esclavos (3, 4, 5), en donde las tramas de datos de consulta y de respuesta (RQ1, RQ2, RP1, RP2) se transmiten con, al menos, un bit de dirección (SA0, SA1, SA2) para direccionar uno de los dispositivos esclavos (3, 4, 5), bits de datos útiles (LD) y, al menos, un bit indicador de longitud (DL0, DL1) para indicar la longitud de la trama de datos, en donde las tramas de datos de consulta (RQ1, RQ2) y las tramas de datos de respuesta (RP1, RP2) se transmiten sincronizadamente entre sí, caracterizado porque a continuación de una trama de datos de consulta (RQ1) se transmite una trama de datos de respuesta asociada, en donde en relación con los bits de datos útiles (LD) de una trama de datos de consulta (RQ1) se pueden transmitir desde el dispositivo esclavo direccionado (3, 4, 5) una trama de datos de respuesta extendida y una trama de datos de consulta (RQ1) sincrónica con la anterior y extendida mediante bits adicionales (AD). 2. Método de acuerdo con la reivindicación 1, en donde la transmisión de una trama de datos de consulta y una de respuesta (RQ1, RQ2, RP1, RP2) se inicia mediante la modificación del nivel de una señal de selección (CSB) en la línea de selección (15). 3. Método de acuerdo con una de las reivindicaciones precedentes, en donde mediante el dispositivo maestro (2) se establece la señal de selección (CSB) para la duración de la transmisión de las tramas de datos de consulta y/o de respuesta (RQ1, RQ2, RP1, RP2). 4. Método de acuerdo con una de las reivindicaciones precedentes, en donde a continuación de una trama de datos de consulta (RQ1) se transmite una trama de datos de respuesta (RP1) con los mismos bits de dirección (SA0, SA1, SA2) del dispositivo esclavo direccionado (3, 4, 5). 5. Método de acuerdo con una de las reivindicaciones precedentes, en donde los bits adicionales comprenden bits de control (CRO-CR7) en particular para efectuar un control de redundancia cíclica, y los bits indicadores de longitud (DL0, DL1) indican la longitud de la trama de datos de consulta extendida (RQ1). 6. Método de acuerdo con una de las reivindicaciones precedentes, en donde los bits indicadores de longitud (DL0, DL1) de una trama de datos de respuesta (RP) transmitida sincronizadamente con una trama de datos de consulta extendida (RQ1), indican la longitud extendida de la trama de datos de respuesta. 7. Método de acuerdo con una de las reivindicaciones precedentes, en donde en relación con los bits indicadores de longitud (DL0, DL1) una respectiva trama de datos presenta un bit de paridad (PAR) o bits de control (CRO-CR7) para efectuar un control de redundancia cíclica. 8. Método de acuerdo con una de las reivindicaciones precedentes, en donde los bits de dirección (SAO, SA1, SA2) se transmiten como los bits más significativos de una respectiva trama de datos. 9. Método de acuerdo con una de las reivindicaciones precedentes, en donde un bit de lectura/escritura (RD/WR) se transmite a una posición de bit predeterminada en las tramas de datos de consulta (RQ1), y un bit de estado (GS) se transmite a la misma posición de bit en las tramas de datos de respuesta (RP). 10. Método de acuerdo con una de las reivindicaciones precedentes, en donde un bit de paridad (PAR) se transmite en particular como el bit menos significativo en las tramas de datos de consulta (RQ1, RQ2) y/o en las tramas de datos de respuesta (RP1, RP2). 11. Método de acuerdo con una de las reivindicaciones precedentes, en donde las posiciones de los bits de dirección (SAO, SA1, SA2), de los bits de datos útiles (LD), los bits indicadores de longitud (DL0, DL1), de los bits de lectura/escritura (RW/WR), de los bits de estado (GS), de los bits de paridad (PAR) y/o de los bits de control (CRO- CR7) se establecen iguales para todas las tramas de datos. 12. Método de acuerdo con una de las reivindicaciones precedentes, en donde las tramas de datos de consulta y de respuesta (RQ1, RP) comprenden 16 bits, 32 bits, 48 bits ó 64 bits. 13. Producto de programa de ordenador, caracterizado porque dicho producto inicia la ejecución de un método de acuerdo con una de las reivindicaciones 1-12, en uno o en una pluralidad de dispositivos maestros y/o esclavos controlados por el programa (2, 3, 4, 5). 7 ES 2 366 166 T3 14. Red de comunicaciones (1) con, al menos, un dispositivo maestro (2) y uno o una pluralidad de dispositivos esclavos (3, 4, 5) que se acoplan a un sistema de bus (6), caracterizada porque los dispositivos maestro y esclavos (2, 3, 4, 5) se diseñan de manera tal que se pueda ejecutar un método de acuerdo con una de las reivindicaciones 1- 12. 5 15. Red de comunicaciones (1) de acuerdo con la reivindicación 14, en donde el sistema de bus (6) es un sistema de bus sincronizado, y en particular el dispositivo maestro (2) transmite una señal de reloj (SCLK) mediante una línea de reloj (18) a los dispositivos esclavos (3, 4, 5). 16. Red de comunicaciones (1) de acuerdo con la reivindicación 14 ó 15, en donde el sistema de bus (6) se conforma como un bus SPI. 8 ES 2 366 166 T3 9 ES 2 366 166 T3 ES 2 366 166 T3 11 ES 2 366 166 T3 12 ES 2 366 166 T3 13