Sistema, método y aparato para la corrección de errores en sistemas multiprocesador.

Un método para sincronizar el estado de una pluralidad de módulos informáticos en un sistema electrónico,

teniendo cada módulo informático un procesador, que comprende:

guardar al menos una parte de los datos de estado de procesador para cada uno de la pluralidad de módulos informáticos;

verificar al menos una parte de los datos de estado de procesador guardados para cada uno de la pluralidad de módulos informáticos;

comparar las verificaciones de procesador para los datos de estado de procesador;

resincronizar la pluralidad de módulos informáticos si se determina que la mayoría de los módulos informáticos tienen los mismos datos de estado de procesador, y se determina que la minoría de los módulos informáticos tienen diferentes datos de estado de procesador, caracterizado por que la resincronización comprende:

enviar los datos de estado de procesador guardados desde un primer módulo informático mayoritario a un primer módulo informático minoritario;

confirmar que los datos de estado de un segundo módulo informático mayoritario son los mismos que los datos de estado guardados del primer módulo informático mayoritario o los datos de estado guardados del primer módulo informático minoritario después de enviar los datos de estado de procesador guardados desde el primer módulo informático mayoritario al módulo informático minoritario;

marcar un error si los datos de estado no son los mismos; y

restaurar los datos de estado de procesador de un módulo informático mayoritario basándose en los datos de estado de procesador guardados del módulo informático mayoritario en respuesta a la finalización de la resincronización.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2011/058394.

Solicitante: Data Device Corporation.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 105 Wilbur Place Bohemia, NY 11716 ESTADOS UNIDOS DE AMERICA.

Inventor/es: HILLMAN,ROBERT, WILLIAMSON,GALE.

Fecha de Publicación: 27 de Diciembre de 2018.

Clasificación Internacional de Patentes:

G06F11/07 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 11/00 Detección de errores; Corrección de errores; Monitorización (detección, corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00). › Respuesta ante la aparición de un defecto, p. ej. tolerancia ante fallos.
G06F11/16 G06F 11/00 […] › Detección o corrección de errores en un dato por redundancia en el hardware.
G06F11/18 G06F 11/00 […] › utilizando un enmascaramiento pasivo del defecto de los circuitos redundantes, p. ej. por lógica combinatoria de los circuitos redundantes, por circuitos de decisión mayoritaria.

PDF original: ES-2694803_T3.pdf

Patentes similares o relacionadas:

Transmisión de datos entre unidades computacionales mediante tecnología de señales seguras, del 27 de Mayo de 2020, de Siemens Mobility GmbH: Módulo de entrada y salida para enviar y recibir datos a través de una línea de datos , caracterizado por las siguientes características: - una máquina […]

Procedimiento de parada de emergencia y sistema de seguridad asociado, del 20 de Mayo de 2020, de CLEARSY: Procedimiento de parada de emergencia de un elemento de seguridad de un conjunto de seguridad , comprendiendo el conjunto de seguridad […]

Actualización de software de componentes no críticos en sistemas distribuidos críticos para la seguridad dual, del 13 de Mayo de 2020, de Siemens Mobility GmbH: Procedimiento para el funcionamiento de un sistema crítico para la seguridad con al menos un primer dispositivo de datos con un software aprobado y relevante […]

Sistemas críticos de seguridad ferroviaria con redundancia de tareas y capacidad de comunicaciones asimétricas, del 22 de Enero de 2020, de Siemens Mobility, Inc: Sistema de control para un sistema de aplicación crítico de seguridad ferroviaria, que comprende: al menos un controlador, que comprende un procesador […]

Circuito integrado digital protegido contra errores transitorios, del 9 de Octubre de 2019, de THALES: Circuito integrado digital que comprende un conjunto lógico que comprende un bloque lógico funcional, una unidad lógica de detección […]

Circuito de generación de reloj y procedimiento de generación de la señal de reloj, del 12 de Junio de 2019, de HUAWEI TECHNOLOGIES CO., LTD.: Un circuito de generación de reloj , que comprende una primera fuente de reloj , una segunda fuente de reloj y un circuito de puerta lógica , […]

Sistema informático de seguridad de tipo relevante, del 7 de Mayo de 2019, de Siemens Mobility GmbH: Sistema informático de seguridad de tipo relevante, particularmente un sistema de seguridad ferroviario, con al menos dos canales hardware (A; B), en donde los […]

Método, ordenador y aparato para migrar datos de memoria, del 6 de Marzo de 2019, de HUAWEI TECHNOLOGIES CO., LTD.: Un ordenador, que comprende: un procesador ; un sistema básico de entrada/salida ; una memoria principal , configurada para cargar […]