8 inventos, patentes y modelos de SUN,FENG-WEN

(05/11/2014) Un procedimiento para minimizar la interferencia de co-canales en un sistema de difusión digital , comprendiendo el procedimiento las etapas de: codificar una cabecera de una primera trama basada en una primera palabra única ; y codificar una cabecera de una segunda trama basada en una segunda palabra única , en el que la primera trama que incluye la cabecera codificada correspondiente y la segunda trama que incluye la cabecera codificada correspondiente se transmiten, respectivamente, mediante co-canales adyacentes del sistema de comunicaciones .

(29/10/2013) Un método para codificar señales, comprendiendo el método: codificar un mensaje de entrada en una contraseña con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) donde la etapa de codificar comprende: recibir bits de información, i0, i1,..., im, ..., ikldpc-1, inicializar bits de paridad, p0, p1, ..., pj, pnldpc-kldpc-1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0 ≥ p1 ≥ ... ≥ pnldpc-kldpc-1 ≥ 0; generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj ≥ pj im para cada valor correspondiente de j, y posteriormente…

(07/03/2012) Un procedimiento para la codificación de señales, comprendiendo el procedimiento: codificar un mensaje de entrada en una palabra de código con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) , en el que la etapa de codificación comprende: recibir bits de información i0, i1, ..., im, ..., ikldpc -1; inicializar los bits de paridad p0, p1, ..., pj, ...p nldpc - kldpc - 1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene una tasa de código de 1/2, 5/6, o 3/4 de acuerdo con p0 = p1 = ... = pnldpc - kldpc - 1 = 0; generar, en base a los bits de información, los bits de paridad acumulando los bits de información realizando las operaciones para cada uno de los bits de información, im, pj = pj im para cada valor correspondiente de…

(04/06/2010) Un método para proporcionar sincronización de portadora en un sistema de radiodifusión digital e interactivo, comprendiendo el método: recibir un cuadro transmitido según una señal de portadora, en el que el cuadro incluye una pluralidad de segmentos separados por una pluralidad de campos de recurso auxiliar, y cada campo de recurso auxiliar incluye un preámbulo y bloques de piloto correspondientes a los segmentos respectivos ; generar valores estimados de fase asociados con la señal de portadora basado en los campos de recurso auxiliar, en el que para cada uno de los segmento , los valores estimados de fase de portadora de los campos de recurso auxiliar corresponden a un principio y un final del segmento ; estimar la fase de la señal de portadora asociada…

(08/03/2010) Un método para soportar la sincronización de cuadro en un sistema de comunicación digital, comprendiendo el método los pasos de: generar datos codificados; transformar los datos codificados, según una constelación de señal que especifica símbolos que representan bits, en símbolos correspondientes de salida; duplicar y desmultiplexar los símbolos correspondientes en una primera corriente de datos y una segunda corriente de datos, en el que las corrientes de datos primera y segunda son copias una de otra; modificar la primera corriente de datos multiplicando la primera corriente de datos por una constante predeterminada; y multiplexar la primera corriente de datos modificada con la segunda corriente de datos en una…

(16/06/2008) Un transmisor para respaldar la transmisión de una señal codificada de verificación de paridad de baja densidad LDPC, comprende: un codificador de verificación de paridad de baja densidad LDPC configurado para entregar, basado en los bits de información recibida, un código LDPC; un dispositivo de entrelazado de bit y un modulador configurado para modular la señal codificada de LDPC según una constelación de señal que incluye una modulación por desplazamiento de fase 8-PSK; caracterizado en que el dispositivo de entrelazado de bits está configurado para entrelazar los bits de salida del código LDPC escribiendo los datos en serie por columna asociados con el código LDPC en una tabla y leyendo los datos por filas de derecha a izquierda, donde la señal codificada de LDPC representa el código LDPC entrelazado, y el…

(16/11/2007) Un método para generar un código de comprobación de paridad de baja densidad (LDPC -"low density parity check"), de tal forma que el método comprende: transformar un mensaje de entrada recibido en una palabra de código de LDPC utilizando únicamente una matriz de comprobación de paridad del código de LDPC, sin el uso de una matriz generadora del código de LDPC, y suministrar como salida la palabra de código de LDPC, en el que la matriz de comprobación de paridad especifica las conexiones de nodos de comprobación con nodos de bit, en el que los nodos de bit se dividen en grupos de M nodos de bit, en el que, para cada grupo de nodos de bit, cada nodo de bit nj está conectado con nodos de comprobación numerados como m1 + jp, m2 + jp, ..., md + jp, donde j = 0 a M-1 representa la numeración de los nodos de bit de dicho…

(16/10/2007) Un método de codificar que comprende: acceder a la memoria que almacena información que representa una matriz de comprobación de paridad estructurada de códigos de Comprobación de Paridad de Baja Densidad (LDPC), estando la información organizada en forma tabular, representando cada fila de la información en memoria, ocurrencias de valores de uno dentro de una primera columna de un grupo de columnas de la matriz de comprobación de paridad, correspondiendo las filas a grupos de columnas de la matriz de comprobación de paridad, y siendo derivadas columnas subsiguientes dentro de cada uno de los grupos de acuerdo a una operación predeterminada; inicializar acumuladores de bit de paridad a cero, en que los acumuladores de bit de paridad corresponden a bits de…