Ecualización inteligente para un sistema multifásico de tres transmisores.
(29/07/2020) Un sistema de tres transmisores para transmitir símbolos multifásicos sucesivos, que comprende:
un codificador configurado para codificar datos para proporcionar comandos correspondientes a los símbolos multifásicos sucesivos;
una pluralidad de tres transmisores cada uno configurado para conducir su señal de salida en respuesta a uno de los comandos de corriente a uno de una pluralidad de niveles de señal para uno de los símbolos multifásicos sucesivos de corriente; y
un circuito lógico configurado para detectar cuándo el codificador ordena a uno de los tres transmisores de nivel medio que cambie su señal de salida de un nivel alto a un nivel medio para el símbolo multifásico…
Calibración de circuito de recuperación de datos de reloj multifásico.
(18/03/2020) Un procedimiento de comunicaciones de datos, que comprende:
configurar un primer circuito de recuperación de reloj para proporcionar una señal de reloj que tiene una primera frecuencia y que incluye un único pulso para cada símbolo transmitido en una interfaz trifásica de 3 hilos; y
calibrar el primer circuito de recuperación de reloj mediante las siguientes etapas:
aumentar gradualmente un período de retardo proporcionado por un elemento de retardo del primer circuito de recuperación de reloj hasta que la señal de reloj proporcionada por el primer circuito de recuperación de reloj tenga una frecuencia menor que la primera frecuencia; y
cuando el primer circuito de recuperación de reloj tiene una frecuencia menor que la primera frecuencia, disminuir gradualmente el período de retardo…
Recuperación de datos de reloj multifásico para una interfaz trifásica.
(20/11/2019) Un procedimiento de comunicaciones de datos, que comprende:
configurar un circuito de recuperación de reloj para proporcionar una primera señal de reloj que incluye pulsos correspondientes a símbolos transmitidos en una interfaz trifásica de 3 hilos, donde los símbolos se transmiten en la interfaz trifásica de 3 hilos a una primera frecuencia;
ajustar un retardo de bucle del circuito de recuperación de reloj para modificar la primera señal de reloj para que tenga una segunda frecuencia que no sea más de la mitad de la primera frecuencia, donde el circuito de recuperación de reloj genera un pulso en la primera señal de reloj para un primer símbolo de un número entero de símbolos y suprime la generación de pulsos para otros símbolos en el número entero…
Circuito de recuperación de reloj para señales de datos de hilos múltiples.
Sección de la CIP Electricidad
(21/03/2019). Solicitante/s: QUALCOMM INCORPORATED. Clasificación: H04L25/14, H04L7/033, H04L25/49, H03K5/1252, H03K5/1534.
Un circuito de recuperación de reloj, que comprende:
un circuito receptor adaptado para decodificar una entrada de señal codificada diferencialmente en una pluralidad de líneas de datos, donde al menos un símbolo de datos se codifica diferencialmente en transiciones de estado de la señal codificada diferencialmente; y
un circuito de extracción de reloj adaptado para obtener una señal de reloj a partir de señales de transición de estado derivadas de las transiciones de estado, en donde:
el circuito de extracción de reloj incluye una instancia de retroalimentación retardada de una primera señal de transición de estado que se usa para obtener la señal de reloj; y
el circuito de extracción de reloj está adaptado para usar la instancia de retroalimentación retardada de la primera señal de transición de estado para compensar la desviación en las diferentes líneas de datos y las fallas de transición de estado de los datos de máscara.
PDF original: ES-2705045_T3.pdf
Divisor de reloj programable de alta velocidad.
(09/01/2019) Un procedimiento para dividir una señal de reloj de entrada por una proporción de división programable, el procedimiento que comprende:
contar , en los bordes de la señal de reloj de entrada, el módulo de la proporción de división programable para producir una señal de recuento;
producir , en función de la señal de recuento y la proporción de división programable, una señal de reloj de media tasa común, una señal de reloj de media tasa par y una señal de reloj de media tasa impar, cada una alternando a una mitad de la tasa de la señal de reloj de salida; y
combinar la señal de reloj de media tasa común y la señal de reloj de media tasa par para producir una señal de reloj par;
combinar la señal de reloj de media tasa común y la señal de reloj de media tasa impar para producir una señal de reloj impar; y
seleccionar…
Circuito de control en modo de tensión para sistemas de N fases.
(13/01/2016) Un procedimiento de transferencia de datos que comprende:
asignar datos a una secuencia de símbolos que vayan a transmitirse en una pluralidad de cables;
codificar la secuencia de símbolos en tres señales, en la que cada una de las tres señales está en una de tres fases para cada símbolo que vaya a transmitirse y en la que las señales están en fases diferentes entre sí durante la transmisión de cada símbolo; y
accionar cada uno de tres terminales de acuerdo con una de las tres señales,
caracterizado por que el accionamiento de cada uno de los tres terminales comprende:
encender un primer transistor y apagar un segundo transistor…