(16/10/2003). Solicitante/s: GIESECKE & DEVRIENT GMBH. Inventor/es: MERCK, MARTIN.

Apilamiento de operandos para un ordenador que comprende una unidad lógico-aritmética, que procesa cada uno de los operandos según una rutina, y el apilamiento de operandos en la cual se almacenan en forma de apilamiento operandos de longitud variable, caracterizado por una memoria de tipo con elementos de almacenamiento de longitud constante, la cual almacena para cada uno de los operandos almacenados en el apilamiento de operandos la información de su tipo, que contiene información sobre la longitud del operando en cuestión, siendo la longitud de cada tipo de operando almacenado en una tabla en función del correspondiente código tipo.

(16/04/1999). Solicitante/s: ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE. Inventor/es: WEEBER, WILLIAM BERNARD, BAYDAR, ERTUGRUL.

LAS DIRECCIONES DE LECTURA Y ESCRITURA DE LOS LADOS LOCALES Y DE LINEA DE UNA MEMORIA ELASTICA SE COMPARAN DOS VECES POR LO MENOS PARA DETERMINAR CUALQUIER AMBIGUEDAD EN LA COMPARACION Y, SI SE DETERMINARA, REALIZAR CUALQUIER AJUSTE DEL PUNTERO QUE DE OTRO MODO SE HUBIERAN HECHO.

(16/12/1997). Solicitante/s: LABORATOIRE EUROPEEN DE RECHERCHES ELECTRONIQUES AVANCEES. Inventor/es: GUILLON, JEAN-CLAUDE.

EL INVENTO SE REFIERE PRINCIPALMENTE A UN DISPOSITIVO Y A UN PROCEDIMIENTO DE ESCRITURA EN UN DISPOSITIVO DE MEMORIZACION DE PILAS. EL INVENTO SE REFIERE A LA UTILIZACION DE PILAS DE TIPO PRIMERO-ENTRADA, PRIMERO-SALIDA (FIFO) PARA LA ELIMINACION DE INTERFERENCIAS EN IMAGENES DE TELEVISION. PARA PODER ESCRIBIR EN UNA PILA A PARTIR DE UNA DIRECCION DESEADA SE COMIENZA POR ESCRIBIR INFORMACIONES NO PERTINENTES PARA INCREMENTAR EL CONTADOR INTERNO DE LA PILA AL QUE NO SE TIENE ACCESO. DESPUES SE ESCRIBE, A PARTIR DEL VALOR DESEADO DEL CONTADOR , LAS INFORMACIONES PERTINENTES. ES POSIBLE VOLVER A ESCRIBIR INFORMACIONES PERTINENETES POR ENCIMA DE LAS INFORMACIONES NO PERTINENTES SITUADAS, POR EJEMPLO AL PRINCIPIO DE LA PILA. EL PRESENTE INVENTO SE APLICA, EN ESPECIAL, EN LA UTILIZACION DE MEMORIAS ESPECIALES PARA USOS QUE NO HAN SIDO PREVISTOS POR EL FABRICANETE. SE APLICA MAS PARTICULARMENTE EN LA UTILIZACION DE PILAS DE TIPO PRIMERO-SALIDA PARA LA ELIMINACION DE INTERFERENCIAS EN IMAGENES DE TELEVISION.

(01/05/1996). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: PFATTEICHER, WERNER, FLAMIG, HARTMUT, WOLFEL, ULRICH.

EN LA TRANSMISION DE DATOS EN PALABRAS, SUBDIVIDIDOS EN VARIAS PALABRAS FRAGMENTADAS, ENTRE DOS UNIDADES DE MANDO QUE TRABAJAN A VELOCIDADES DIFERENTES, SE DA EL PROBLEMA DE QUE AMBAS UNIDADES DE MANDO ACCEDEN AL MISMO TIEMPO AL MISMO SECTOR DE UNA MEMORIA INTERMEDIA Y DE QUE UNA UNIDAD DE MANDO MODIFICA UN DATO MIENTRAS LA OTRA UNIDAD LO ESTA LEYENDO. ASI SE LEEN DATOS FALSIFICADOS. LA SOLUCION DE ESTE PROBLEMA CONSISTE EN QUE LAS DIRECCIONES RECOGIDAS POR LAS UNIDADES DE MANDO (STE), SE ESCONDAN EN CONEXIONES DE OCULTACION (MS1,MS2), MEDIANTE UN CODIGO DE OCULTACION Y QUE LOS RESULTADOS SE COMPAREN EN UN COMPARADOR (VGL). EN CASO DE RESULTADOS IDENTICOS, SE BLOQUEARA EL ACCESO DE UNA UNIDAD DE MANDO, HASTA QUE LA OTRA UNIDAD HAYA TERMINADO LA LECTURA O ESCRITURA DE UN DATO EN PALABRAS. EL CAMPO PRINCIPAL DE EMPLEO DE ESTE INVENTO ES LA ADAPTACION DE INTERFASES EN UNIDADES DE AUTOMATIZACION.

(01/06/1995). Solicitante/s: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSCHAFT. Inventor/es: EHMER, CHRISTIAN.

UN SISTEMA DE PROCESO DE DATOS SE COMPONE DE VARIAS UNIDADES DEL SISTEMA (E1,E2). CADA UNIDAD DEL SISTEMA (E1,E2) TRABAJA CON UNA FRECUENCIA DE RELOJ DIFERENTE. UNA UNIDAD DE CONTROL (SE) ABASTECE A LAS UNIDADES DEL SISTEMA (E1,E2) CON LOS IMPULSOS NECESARIOS (CLK1, CLK2). ADEMAS, LA UNIDAD DE CONTROL (SE) CONTROLA UN INTERCAMBIO DE DATOS ENTRE LAS UNIDADES DEL SISTEMA (E1,E2), PARA LO CUAL LA UNIDAD DE CONTROL (SE) ENTREGA SEÑALES DE RELOJ SINCRONIZADAS (RDY, LE) A LAS UNIDADES DEL SISTEMA (E1,E2) O A UNA MEMORIA DE TRANSMISION (L).

(01/05/1995). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: NORRIS, DAVID.

UNA PRIMERA ENTRADA DE PROPAGACION, Y UN DISPOSITIVO DE ALMACENAJE DE PRIMERA SALIDA (FIFO) SE CONDUCEN MEDIANTE UN RELOJ DE DOS FASES NO SUPERPUESTAS Y QUE INCLUYE UNA DIVERSIDAD DE CELULAS DE ALMACENAMIENTO (C1....C4) Y UNA DIVERSIDAD DE CIRCUITOS DE CELULA BIT DE RASTREO (T1...T4). CADA UNO DE LAS CELULAS DE ALMACENAJE INCLUYEN TIRISTORES PUERTA DE PRIMER PASO (G1...G8), INVERSORES PRIMEROS (INV1.....INV8), TRANSISTORES PUERTA DE SEGUNDO PASO (G9...G16), E INVERSORES SEGUNDOS (INV9...INV16). LOS TRANSISTORES PUERTA DE PRIMER PASO SON SENSIBLES A UNA SEÑAL DE CONTROL DESDE UN CIRCUITO DE RASTREO PARA ALMACENAR LAS SEÑALES DE LOS DATOS DE ENTRADA DENTRO DE LOS PRIMEROS INVERSORES. LOS TRANSISTORES PUERTA DE SEGUNDO PASO SON SENSIBLES A UNA PRIMERA FASE DEL RELOJ PARA CAMBIAR LAS SEÑALES DE LOS DATOS DE ENTRADA DENTRO DE LOS INVERSORES SEGUNDOS.

(01/08/1994). Solicitante/s: RCA THOMSON LICENSING CORPORATION. Inventor/es: DIETERICH, CHARLES BENJAMIN, MCCLARY, DENNIS ROY.

UN SISTEMA DE PROCESAMIENTO DIGITAL SERIE QUE UTILIZA REGISTROS Y SEÑALES PARA SINCRONIZAR MUESTRAS Y JUSTIFICAR BITS DE SIGNO. NOMINALMENTE CADA BLOQUE PROCESADOR EN UN SISTEMA INCLUYE UN REGISTRO EXTENDIDO CON SIGNO PRECEDIENDO A UN ELEMENTO ARITMETICO , Y UN REGISTRO DE SALIDA DETRAS DEL ELEMENTO ARITMETICO. LOS REGISTROS DE ENTRADA DE UN ELEMENTO ARITMETICO PUEDEN COMBINARSE CON LOS DE SALIDA DE UN ELEMENTO ARITMETICO PRECEDENTE. LOS REGISTROS EXTENDIDOS CON SIGNO INCLUYEN UN NIVEL ACEPTADO SERIE EL CUAL CONTROLA SELECTIVAMENTE EL PASO DE MUESTRAS BIT SERIE O DUPLICA EL BIT DE SIGNO. LOS RESPECTIVOS REGISTROS ESTAN SINCRONIZADOS CON UNA DE LAS DOS SEÑALES DE RELOJ (CLOCKN, CLOCKP) QUE TIENEN DIFERENTES PULSACIONES POR PERIODO DE MUESTREO Y LA LONGITUD DE LOS RESPECTIVOS REGISTROS ESTA SELECCIONADA, POR LO CUAL EN EL TERMINO DE CADA PERIODO DE MUESTREO LOS BITS DE CADA MUESTRA SON APROPIADAMENTE JUSTIFICADOS EN EL SISTEMA DE PROCESAMIENTO.

(16/07/1989). Ver ilustración. Solicitante/s: TELETRA - TELEFONIA ELECTTRONICA DE RADIO S.P.A. Inventor/es: CUCCHI, SILVIO, CORRADI, VITTORIO.

SISTEMA PARA INTERCONECTAR EQUIPOS ASINCRONOS POR MEDIO DE MEMORIAS, EL CUAL COMPRENDE ESENCIALMENTE UNA RAM (MEMORIA DE ACCESO DIRECTO) DE PUERTA UNICA SINCRONIZADA CON SOLO UNO DE LOS DOS RELOJES DE LOS EQUIPOS ANTES MENCIONADOS (EN PARTICULAR CON EL RELOJ MAESTRO) Y UNA MEMORIA FIFO (PRIMERO EN ENTRAR, PRIMERO EN SALIR). LA INVENCION COMPRENDE ASIMISMO UN DISPOSITIVO PARA EJECUTAR DICHO SISTEMA QUE CONSISTE EN UNA RAM DE PUERTA UNICA, UNA MEMORIA FIFO, DOS CONTADORES, UNO DE LOS CUALES ES UN CONTADOR DE ESCRITURA Y EL OTRO ES UN CONTADOR DE LECTURA, UN MULTIPLEXOR (MUX) QUE SELECCIONA UNO DE LOS DOS CONTADORES, UNA LOGICA DE CONTROL DE ACCESO RAM QUE GENERA LAS SEÑALES DE CONTROL RAM Y LAS SEÑALES DE ACTIVACION DE LOS CONTADORES Y LA SEÑAL DE SELECCION DEL MULTIPLEXOR ANTES MENCIONADO.

(16/12/1987). Solicitante/s: AMERICAN TELEPHONE & TELEGRAPH COMPANY.

APARATO PARA ADMINISTRAR UNA FILA DE ESPERA. CONSTA DE: UNA PLURALIDAD DE ELEMENTOS DE PROCESO ; UN ADAPTADOR DE ENTRADA Y SALIDA (IÑO) ; UNA UNIDAD DE ALMACEN PRINCIPAL ; UN CONTROL ARBITRADOR DE BUS DE SISTEMA; UNAS UNIDADES DE MEMORIA DE CAPTACION Y UN BUS DE INFORMACION PARA TRANSICION DE BYTES. SE UTILIZA EN CENTRALES TELEFONICAS.

(16/10/1985). Solicitante/s: FUJITSU LIMITED.

INSTALACION ELECTRONICA DE TRATAMIENTO DE DATOS VECTORIALES DE ALTA VELOCIDAD. COMPRENDE UNA UNIDAD DE ACCESO A Y UNA UNIDAD DE ACCESO B ENTRE UNA UNIDAD DE MEMORIA PRINCIPAL Y REGISTROS VECTORIALES. ESTAN ASOCIADAS CON LA UNIDAD DE ENCAUZAMIENTO DEACCESO A UNA UNIDAD (WA) DE ACCESO DE INSCRIPCION Y UNA UNIDAD (RA) DE ACCESO DE LECTURA CONECTADAS SELECTIVAMENTE A LOS REGISTROS VECTORIALES . TAMBIEN LA UNIDAD DE ENCAUZAMIENTO DE ACCESO B TIENE UNA UNIDAD (WB) TIENE UNA UNIDAD DE ACCESO DE INSCRIPCION Y UNA UNIDAD (RB) DE ACCESO DE LECTURA. ESTA CONECTADA UNA UNIDAD (IA) ADICIONAL DE ACCESO DE LECTURA ENTRE LA UNIDAD (RB) DE ACCESO DE LECTURA B Y EL EXTREMO DE ENTRADA DE DIRECCION DE LA UNIDAD DE ENCAUZAMIENTO DE ACCESO A.

(16/08/1984). Solicitante/s: WESTERN ELECTRIC COMPANY INCORPORATED.

APARATI PARA SINCRONIZAR EL FUNCIONAMIENTO DE UNA PLURALIDAD DE DISPOSITIVOS DE ALMACENAMIENTO DE DATOS CON EL MAS LENTO DE LOS MISMOS.CONSTA DE UN PRIMER DISPOSITIVO DE SINCRONIZACION CON SUS TERMINALES DE ENTRADA CONECTADOS CON LOS TERMINALES DE SALIDA DE (IRF) (REGISTRO DE ENTRADA LLENO) DE LAS CINCO MEMORIAS TIPO FIFO (101A-101E) Y CON SU TERMINAL DE SALIDA CONECTADO A TRAVES DE UN EXCITADOR CON LOS TERMINALES DE ENTRADA DE (TTS) (TRANSFERENCIA A PILA) DE LAS CINCO MEMORIAS TIPO FIFO (101A-101E); Y DE UN SEGUNDO DISPOSITIVO DE SINCRONIZACION CONSUS TERMINALES DE ENTRADA CONECTADOS CON LOS TERMINALES DE SALIDA DE (ORE) (REGISTRO DE SALIDA VACIO) DE LAS MEMORIAS (101A-101E) TIPO FIFO, Y CON SU TERMINAL DE SALIDA CONECTADO A TRAVES DE UN EXCITADOR CON LOS TERMINALES DE ENTRADA DE TOS (TRANSFERENCIA A PARTIR DE LA PILA) DE LAS MEMORIAS (101A-101E) TIPO FIFO.

(01/09/1982). Solicitante/s: LE MATERIEL TELEPHONIQUE THOMSON-CSF.

SISTEMA DE MEMORIA TAMPON PARA UNIDAD DE INTERCAMBIO ENTRE DOS UNIDADES FUNCIONALES ASINCRONAS, Y PROCEDIMIENTO PARA SU UTILIZACION. ESTA MEMORIA TAMPON PERMITE EL ACCESO ALEATORIO ENTRE DOS UNIDADES FUNCIONALES ASINCRONICAS Y ESTA ESCINDIDA EN DOS PARTES. LA PRIMERA CONCIERNE AL TRAFICO DE LOS DATOS DE LA PRIMERA UNIDAD FUNCIONAL A LA SEGUNDA. LA SEGUNDA PARTE CONCIERNE AL TRAFICO DE LOS DATOS EN SENTIDO INVERSO. CADA UNA DE LAS DOS PARTES INCLUYE UNA ZONA DE INTERCAMBIO DE DATOS DE N PALABRAS Y DOS INDICADORES, UNO DE DISPONIBILIDAD Y EL OTRO DE ESCRITURA QUE TIENEN, CADA UNO, N ELEMENTOS BINARIOS.

(01/06/1981). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.

DISPOSITIVO DE ACCESO MEJORADO PARA UN SUBSISTEMA DE MEMORIA EN SERIE EN UN SISTEMA DE TRATAMIENTO DE DATOS. UN MICROORDENADOR RESPONDE A UNA SOLICITUD DE NUMERO INDICE PARA POSICIONAR EL DISPOSITIVO DE MEMORIA DE BLOQUES EN SERIE; UN MECANISMO DE ACCESO DE MEMORIA (42A) CONDUCE DICHA SOLICITUD DE NUMERO INDICE SITUADO EN LA POSICION DE MEMORIA HACIA EL MICROPROCESADOR Y RESPONDE CON EL DISPOSITIVO DE LECTURA INSCRIPCION. LAS INSTRUCCIONES DE LECTURA E INSCRIPCION NO CAMBIAN EL NUMERO DE ELMENTOS DE DATOS INCLUIDOS EN LA PLURALIDAD DE POSICIONES DE MEMORIA DE DATOS. LA UNIDAD CPU DEL ORDENADOR ESTA INTERCONECTADA, A TRAVES DE LA LINEA GENERAL DE DATOS, AL MICROORDENADOR DENTRO DEL SUBSISTEMA DE MEMORIA EN SERIE.

(16/02/1981). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.

DISPOSITIVO DE MEMORIA INTERMEDIA DE DATOS. UNAS MEMORIAS INTERMEDIAS INDEPENDIENTES SON CONTROLADAS PARA COMPORTARSE COMO UNA MEMORIA INTERMEDIA LOGICA, DENTRO DE UNAS LINEAS DE FLUJO DE DATOS BIDIRECCIONALES. EL ACCESO A LAS MEMORIAS INTERMEDIAS SE ESTABLECE POR CIRCUITOS DE DIRECCIONAMIENTO QUE LLEVAN ASOCIADOS UNOS DECODIFICADORES . ESTOS ULTIMOS SUMINISTRAN SEÑALES DECODIFICADAS A UNA UNIDAD DE CONTROL QUE ACCIONA UNOS CONMUTADORES , ESTABLECIENDOSE CON ESTOS LA TRANSFERENCIA ENTRE LAS MEMORIAS Y LAS UNIDADES EXTERIORES.

(01/05/1975). Solicitante/s: JEUMONT-SCHNEIDER.

Resumen no disponible.