(01/07/2020) Un procedimiento de fabricación de un circuito, que comprende: formar un interruptor de alimentación que comprenda múltiples etapas conectadas en paralelo, conectar el interruptor de alimentación entre una tensión de alimentación externa (Vdd_ex) y una tensión de alimentación interna (Vdd_in) y operable para encenderse en respuesta a un par de señales de activación (en_rest, en_few), las señales de activación independientes de un evento de descarga electrostática (ESD) e independientes de una tensión de carril de fuente de alimentación externa, en el que cada etapa de las etapas múltiples está formada por un transistor de PMOS, en el…

(28/08/2019) Dispositivo de memoria que corrige automáticamente el efecto de colisiones de partículas de alta energía, que comprende una célula (CM) de memoria; - unos medios (MRET) de retención, durante un retardo determinado, de un umbral ejemplar de un valor (Qd) memorizado en dicha célula (CM) de memoria, caracterizado porque el dispositivo de memoria comprende además: - unos medios (MDET) de detección de un cambio de estado de dicha célula (CM) de memoria, por comparación del valor (Qd) memorizado en dicha célula (CM) de memoria con el valor en retención en dichos medios (MRET) de retención; y - unos medios (MG) de gestión que comprenden unos medios de multiplexado adaptados para determinar si un cambio de estado de dicha célula (CM) de memoria detectado es debido a una colisión de partículas de alta energía o es un cambio de estado controlado,…

(15/05/2019) Circuito eléctrico con - dos memorias maestra-esclava redundantes (LMa, LSa, LMb, LSb) que presentan en cada caso un elemento de memoria maestro (LMa, LMB) y un elemento de memoria esclavo (LSa, LSb), - una entrada de señal (S) conectada a una entrada de un primer elemento (LMa) de los elementos de memoria maestros (LMa, LMb) y destinada para la conexión a un circuito lógico combinatorio (CL), - un elemento de selección de salida (CS) conectado en el lado de entrada respectivamente a una salida de los elementos de memoria esclavos (LSa, LSb), caracterizado por - dos elementos de selección intermedios (CMa, CMb), conectados en el lado de entrada respectivamente a una salida de…

(21/06/2017) Aparato de radio de aeronave con un elemento de circuito reconfigurable de manera dinámica con una capacidad predeterminada, presentando el aparato de radio de aeronave varios estados funcionales con en cada caso varios bloques funcionales (15 - 19, 301, 302, 311, 312, 32, 33, 34, 35, 36, 40, 40a), implementando el elemento de circuito reconfigurable de manera dinámica al menos un bloque funcional (15 - 19, 301, 302, 311, 312, 32, 33, 34, 35, 36, 40, 40a), utilizando cada uno de los bloques funcionales (15 - 19, 301, 302, 311, 312, 32, 33, 34, 35, 36, 40, 40a) implementados por el elemento de circuito reconfigurable de manera dinámica una capacidad determinada del elemento de circuito reconfigurable de manera dinámica , formando la diferencia de la capacidad predeterminada del elemento de circuito reconfigurable…

(15/03/2017) Un circuito integrado que opera a un voltaje de operación nominal (VDD) con una pastilla de señal y un circuito de control acoplado a la pastilla de señal , comprendiendo el circuito de control : un primer transistor semiconductor de óxido metálico de canal N (NMOS) que tiene un drenaje acoplado a la pastilla de señal de circuito integrado y una compuerta acoplada al voltaje de operación nominal (VDD); un segundo transistor NMOS que tiene una fuente acoplada a un común de potencia y un drenaje acoplado a una fuente del primer transistor NMOS ; un primer transistor semiconductor de óxido metálico de canal P (PMOS) que tiene…

(14/12/2016) Procedimiento para conmutar un interruptor semiconductor (HS1) desde un primer estado de conexión estático hasta un segundo estado de conexión estático mediante control de una conexión de control (SHS) del interruptor semiconductor (HS1), presentando el procedimiento las siguientes etapas del procedimiento: • Una primera etapa de conmutación (S1; S4) de una primera fase de conmutación (S1, S2; S4, S5), en la que se realiza la conmutación controlada por la corriente (S410; S440) del interruptor semiconductor (HS1) partiendo del primer estado de conexión estático, imprimiendo controladamente al menos…

(22/01/2016) Circuito eléctrico que comprende dos maestros y uno o varios esclavos , diseñado para la transmisión de señales entre dos maestros y unos o varios esclavos , donde los dos maestros y el esclavo o los esclavos se encuentran conectados unos a otros mediante un sistema bus , donde cada uno de los dos maestros está diseñado para generar respectivamente al menos una señal de datos del maestro (MO) y para enviarla mediante una línea MO, donde las dos líneas MO que provienen de los maestros están conectadas una con otra y se encuentran conectadas al esclavo o a los esclavos y la señal de datos del maestro (MO) puede ser recibida por el esclavo o por los esclavos , donde en las salidas…

(08/08/2012) Circuito integrado que comprende una sucesión de N circuitos elementales idénticos (CE1, CE2, ... CEN),yuxtapuestos en el orden de su fila j que varían desde 1 hasta N, N siendo al menos igual a 20 y, de preferencia,superior a 50, todos unidos a un primer conductor (CA) que está conectado, en un punto (E1a) denominado entradaaguas arriba del primer conductor, a un primer potencial de referencia (Vref), y que se extiende desde esta entradaaguas arriba a lo largo de la sucesión de circuitos elementales, y todos unidos, por otra parte, a un segundoconductor (CB) que está conectado, en un punto (E1b) denominado entrada aguas arriba del segundo conductor, aun segundo potencial de referencia (V0), y que se extiende a partir de esta entrada aguas arriba a lo largo de lasucesión de circuitos elementales, caracterizado porque la entrada aguas…

(01/12/2003) Circuito integrado con al menos dos sistemas de pulsos de reloj, en los que el pulso de reloj correspondiente puede ser transmitido, a partir de una entrada de pulso de reloj (TE1, TE2), a través de árboles de pulsos de reloj (CT1, CT2, CT3), hacia elementos o bloques de conmutación (FFi) individuales, así como con al menos un conmutador (MU1, MU2, MU3) controlado, con cuya ayuda se puede aplicar, para estados de funcionamiento seleccionados, un único pulso de reloj común para todos los árboles de pulsos de reloj, estando conectada una unidad PLL (PL1) al menos aguas arriba de un primer árbol de pulsos de reloj (CT1, CT2) y estando conectada una salida de este árbol de pulsos de reloj con una entrada…

(16/10/1998) UN CIRCUITO CONTROLADOR DEL BUS PARA UN SISTEMA DE COMUNICACIONES MULTIPLEX QUE SE CONFIGURA A PARTIR DE UNA SERIE LIMITADA DE COMPONENTES PARA SOPORTAR LOS CORTOCIRCUITOS DE UN CIRCUITO EN BUS CONECTADO A UNOS NIVELES DE TENSION DEL POTENCIAL DE TIERRA A LOS NIVELES DOBLES DE TENSION CONVENCIONALES COLOCADOS EN UN VEHICULO DE MOTOR, A SABER VEINTICUATRO VOLTIOS. EL CIRCUITO CONTROLADOR DEL BUS NO INTERFIERE EN EL FUNCIONAMIENTO DEL BUS SI UNO O MAS DE LOS NODOS DEL SISTEMA QUE INCLUYEN EL CIRCUITO PIERDEN LA POTENCIA LOCAL O LA CONEXION A TIERRA Y PUEDE FUNCIONAR A FRECUENCIAS RELATIVAMENTE ALTAS, DE POR EJEMPLO 83,3 A 166,7 KILOBITS POR SEGUNDO (KBPS) APROXIMADAMENTE. A CADA UNA DE LAS LINEAS DE UN BUS DE DOS LINEAS LAS CONTROLA UN TRANSISTOR CUYO FLUJO DE CORRIENTE QUEDA LIMITADO…

(16/10/1997) UN APARATO PARA COMPENSAR EL EFECTO DE UNA CONDICION LOCAL EN UN ELEMENTO ACTIVO EN UNA ZONA DE UN CIRCUITO INTEGRADO INCLUYE UN ELEMENTO DE DETECCION EN LA ZONA DEL CIRCUITO INTEGRADO QUE ESTA SOMETIDO A LA CONDICION LOCAL PARA PRODUCIR UNA RESPUESTA A LA CONDICION LOCAL QUE ES PROPORCIONAL AL EFECTO DE CONDICION LOCAL SOBRE EL ELEMENTO ACTIVO, Y UN ELEMENTO DE COMPENSACION QUE SE ACOPLA, AL ELEMENTO DE DETECCION Y A LA ZONA PARA REACCIONAR A LA RESPUESTA DEL ELEMENTO DE DETECCION A LA CONDICION LOCAL PROPORCIONANDO UNA ENTRADA DE COMPENSACION A LA ZONA QUE ES PROPORCIONAL A LA RESPUESTA Y QUE COMPENSA EL EFECTO DE CONDICION LOCAL EN EL ELEMENTO ACTIVO. UNA REALIZACION DEL APARATO QUE COMPENSA LAS CORRIENTES DE FUGA EN FETS EN UN CIRCUITO INTEGRADO CMOS DINAMICO, EMPLEA UNO O MAS FETS QUE SE DISPERSAN ENTRE FETS…

(01/07/1997) SE DESCUBRE UN CIRCUITO DE CONVERSION DE NIVEL QUE CONVIERTE UNA SEÑAL DE ENTRADA DIGITAL QUE VARIA ENTRE UNOS NIVELES DE VOLTAJE PRIMERO (VSS) Y SEGUNDO (VDD1) EN UNA SEÑAL DE SALIDA DIGITAL QUE VARIA ENTRE EL PRIMER NIVEL DE VOLTAJE (VSS) Y UN TERCER NIVEL DE VOLTAJE (VDD2). INCLUYE, ENTRE LOS POLOS PRIMERO (VDD2) Y SEGUNDO (VSS) DE UNA FUENTE DE CORRIENTE CONTINUA, LA SERIE DE CONEXIONES DE UNA IMPEDANCIA DE CARGA (P2/P3/N3) Y LAS VIAS PRINCIPALES DE UN PRIMER TRANSISTOR (N2) Y DE UN SEGUNDO TRANSISTOR (N1) HACIA EL ELECTRODO DE CONTROL DEL QUE SE APLICA LA SEÑAL DE ENTRADA. EL PRIMER TRANSISTOR Y EL SEGUNDO SON DE UN MISMO PRIMER TIPO DE CONDUCTIVIDAD. UN TERCER TRANSISTOR (P1) DE UN SEGUNDO TIPO DE CONDUCTIVIDAD ESTA…

(01/05/1997) EN UNA DISPOSICION DE CIRCUITO INTEGRADO CON TRANSISTORES TIPO JUNCTION, MOS Y BIPOLARES PARA LA REALIZACION DE FUNCIONES LOGICAS, SE HA CONDUCIDO UNA ENTRADA A LOS PUERTOS DE LOS TRANSISTORES DE N-CANALFUENTE DEL TRANSISTOR N-CANAL-MOS ESTA UNIDO CON LA BASE DE UN PRIMER TRANSISTOR BIPOLAR , EL DRAIN DEL TRANSISTOR NCANAL-MOS ESTA CONECTADO CONJUNTAMENTE CON EL DRAIN DEL TRANSISTOR P-CANAL-MOS , CON EL PUERTO DE UN SEGUNDO TRANSISTOR N-CANAL-MOS , CON EL PUERTO DE UN TRANSISTOR PCANAL-MOS-DEPLETION Y LA BASE DE UN SEGUNDO TRANSISTOR BIPOLAR . LA FUENTE DEL TRANSISTOR P-CANAL-MOS Y EL COLECTOR DEL SEGUNDO TRANSISTOR BIPOLAR ESTAN CONECTADOS A LA…

(16/02/1995) UNA CONFIGURACION DE PUERTA EXCITADORA DE SALIDA TTL QUE TIENE TENSION REDUCIDA TRANSITORIA EN NODOS DE SUMINISTRO DE POTENCIAL INTERNO Y DE TIERRA INCLUYE UN TRANSISTOR DE EXTRACCION P-CANAL (P1) , UN TRANSISTOR DE EMPUJE N-CANAL (N1) , UNA PUERTA LOGICA NAND , UNA PUERTA LOGICA NOR , UN PRIMER CIRCUITO AMPLIFICADOR DE RETROALIMENTACION POSITIVA , Y UN SEGUNDO CIRCUITO AMPLIFICADOR DE RETROALIMENTACION POSITIVA . EL TRANSISTOR DE EXTRACCION (P1) Y EL TRANSISTOR DE EMPUJE (N1) TIENEN PUERTAS QUE ESTAN HECHAS ONDULADAS. LA REDUCCION DE LA TENSION TRANSITORIA SE ALCANZA RALENTIZANDO LOS PERIODOS DE ENCENDIDO DE TRANSISTORES DE EXTRACCION Y EMPUJE DURANTE LAS…

(01/01/1994) UN GENERADOR DIGITAL DE REGULACION DE SEÑALES Y CIRCUITO DEL VOLTAJE, ESTA PROVISTO. EN UNA EXPRESION EL CIRCUITO INCLUYE UNA LINEA DE RETRASO, LA LINEA OPERANDO CON EL VOLTAJE ESTA DERIVADA DESDE UNAS SEÑALES DE POTENCIA, REGULADA DIGITALMENTE ENCODIFICADAS TRANSMITIDAS POR UN CIRCUITO DE CONTROL AISLANTE LOGICO. LA LINEA DE RETRASO RECIBE Y PROPAGA MAS SEÑALES DIGITALMENTE ENCODIFICADAS. LA SALIDA DE LAS FASES ELEGIDAS DE LA LINEA DE RETRASO ES CONECTADA A UNA SEÑAL PROVISTA DE REGULACION MULTIFASICA PARA UTILIZAR POR UNA ASOCIACION DE CIRCUITOS LOGICOS, UNA PLURALIDAD DE VALVULAS TIEEN ENTRADAS CONECTADAS CON VARIAS FASES DE LA LINEA DE RETRASO QUE RECIBEN SEÑALES REGULADAS ELEGIDAS, ASI ELLO SE PROPAGA A LO LARGO DE LA LINEA DE RETRASO. EL AUMENTO DE LA OPERACION DE VOLTAJE CAUSA…