CIP-2021 : G01R 31/3177 : Ensayo del funcionamiento lógico, p. ej. por medio de analizadores lógicos.
CIP-2021 › G › G01 › G01R › G01R 31/00 › G01R 31/3177[3] › Ensayo del funcionamiento lógico, p. ej. por medio de analizadores lógicos.
G FISICA.
G01 METROLOGIA; ENSAYOS.
G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12).
G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46).
G01R 31/3177 · · · Ensayo del funcionamiento lógico, p. ej. por medio de analizadores lógicos.
CIP2021: Invenciones publicadas en esta sección.
Sistemas y procedimientos de implementación de validación de contenido de circuitos basados en microordenadores.
(15/04/2020) Un procedimiento de validación remota de contenido de memoria sobre uno o más circuitos (350A, 350B, 350C, 350D) objetivo que ejecutan al menos una aplicación, que comprende:
asociar al menos un instrumento (120A, 120C) de escaneo JTAG con uno o más puertos (360A, 360C) de diagnóstico JTAG de un sistema de microordenador local que incluye al menos uno de los circuitos (350A, 350C) objetivo;
asociar al menos un instrumento (120B, 120D) de escaneo no JTAG con uno o más puertos (360D) de diagnóstico no JTAG del sistema de microordenador local que incluye al menos uno de los circuitos (350D) objetivo;
realizar un proceso de escaneo distinto de un proceso de escaneo de límites, a través de al menos un instrumento (120A, 120C) de escaneo JTAG y al menos…
Circuito integrado digital protegido contra errores transitorios.
(09/10/2019). Solicitante/s: THALES. Inventor/es: OSTER,YANN NICOLAS PIERRE, BARRES,LOÏC PIERRE.
Circuito integrado digital que comprende un conjunto lógico que comprende un bloque lógico funcional, una unidad lógica de detección de errores transitorios que afectan al bloque lógico funcional, una memoria FIFO de entrada para alimentar de muestras el bloque lógico funcional, una memoria FIFO de salida para recibir muestras en la salida del bloque lógico funcional, una memoria de buffer alimentada de muestras por la memoria FIFO de entrada, y una unidad lógica de control apta para controlar, el acceso de lectura en la memoria FIFO de entrada y el acceso de escritura en la memoria FIFO de salida y configurada para, cuando se detecta un error por la unidad lógica de detección de errores transitorios, reinicializar la unidad lógica de detección de errores transitorios y el bloque lógico funcional, suspender el acceso de escritura en la memoria FIFO de salida y conmutar la entrada del bloque lógico funcional hacia la salida de la memoria de buffer.
PDF original: ES-2764990_T3.pdf