CIP-2021 : H03M 1/12 : Convertidores analógico/digitales (H03M 1/02 - H03M 1/10 tienen prioridad).
CIP-2021 › H › H03 › H03M › H03M 1/00 › H03M 1/12[1] › Convertidores analógico/digitales (H03M 1/02 - H03M 1/10 tienen prioridad).
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C).
H03M 1/00 Conversión analógica/digital; Conversión digital/analógica (conversión de valores analógicos en, o a partir de una modulación diferencial H03M 3/00).
H03M 1/12 · Convertidores analógico/digitales (H03M 1/02 - H03M 1/10 tienen prioridad).
CIP2021: Invenciones publicadas en esta sección.
Dispositivo de conversión de señales analógicas en señales digitales.
(03/06/2020) Procedimiento de conversión de señales analógicas, presentes respectivamente en una pluralidad de canales, y de señales digitales, que comprende:
generar sobre una línea común, por un circuito generador común que comprende un circuito de control digital sometido a una señal clk1 de reloj, una sucesión, común a todos los canales, de primeras señales analógicas predeterminadas que presentan valores predeterminados en escalera con pasos sucesivos grandes, que forman una rampa o sucesión de tramos que evolucionan de manera monótona, cuyo cada valor corresponde a bits de pesos grandes de señales digitales,
y, para cada canal,
cada canal comprende un circuito Cl-i local que comprende un comparador , un primer medio de memorización de bits de pesos grandes de señales digitales,…
Dispositivo de captura de imagen de semiconductores, instrumento electrónico y dispositivo de conversión analógico a digital.
(29/04/2020) Un dispositivo de captura de imagen de semiconductores que comprende:
una sección de píxel que tiene una pluralidad de píxels ;
un comparador que compara una señal de píxel (VSL) emitida desde los píxels con una señal de referencia (Vslop, RAMP); y
un contador que cuenta un tiempo de comparación realizado por el comparador , en donde el comparador incluye:
un primer amplificador que compara la señal de píxel (VSL) con la señal de referencia (Vslop, RAMP),
un segundo amplificador que tiene un primer transistor (PT121, NT221) y amplifica una señal de salida (1stcomp) del primer amplificador , y
un segundo transistor (PT150, NT230) que tiene la misma polaridad que el primer transistor (PT121, NT221),
…
(20/11/2019) Un método asociado a un diseño de circuito eléctrico predefinido, en donde cada circuito eléctrico fabricado de acuerdo con el diseño de circuito eléctrico define una respuesta de frecuencia entre una señal de entrada (x (t)) y una señal de salida (y (t)) en un intervalo de frecuencia, comprendiendo el método:
redefinir, basándose en mediciones sobre un lote de prueba de circuitos eléctricos fabricados de acuerdo con el diseño de circuito eléctrico, un modelo específico del diseño (Q (ω; T, V)) para el diseño de circuito eléctrico, describiendo el modelo específico del diseño una respuesta de frecuencia del diseño…
Circuito de lectura de un captador de matriz de píxeles con conversión analógico-digital de alta cadencia de adquisición y captador de imágenes que comprende un circuito de ese tipo.
(27/02/2019) Circuito (CL) de lectura de un captador (MPA) de matriz de píxeles que comprende:
- una pluralidad de circuitos convertidores tensión
- retardo, configurados para recibir en una entrada (E1) un valor de tensión representativo de la tensión de un conductor (LC, LC1 - LC3) de lectura de una columna (C1 - C3) de píxeles (PX) respectivos de dicha matriz y para suministrar en la salida una señal (SBC) binaria llamada de comparación, que presenta una conmutación en un instante en función del valor de la tensión de entrada;
caracterizado porque comprende igualmente:
- una pluralidad de circuitos (CMF1 - CMF3) multiplicadores de frecuencia, cada uno asociado a un grupo de al menos un de dicho circuito convertidor tensión - retardo, que presenta…
Regulación de tensión de salida digital de doble circuito.
(16/01/2019) Regulador de tensión comprendiendo:
al menos un conmutador de alimentación adaptado para transmitir energía entre unos terminales de entrada y de salida respectivos de dicho regulador de tensión; y
un dispositivo de mando digital adaptado para controlar el funcionamiento de dicho al menos un conmutador de alimentación en respuesta a una salida de dicho regulador de tensión, en el cual dicho dispositivo de mando digital comprende:
un primer bucle de mando digital incluyendo un primer convertidor análogo a digital que proporciona una primera medición digital de dicha salida de regulador de tensión, un filtro digital…
Atenuación de una anomalía de fase en una señal de salida de convertidor analógico-digital.
(27/07/2016). Solicitante/s: Airbus Defence and Space Limited. Inventor/es: GIBSON, MARK, FARRUGIA,LEWIS, PEARSON,RYAN.
Un procedimiento de atenuación de una anomalía de fase en una señal de salida de convertidor analógico-digital ADC,
comprendiendo el procedimiento:
recibir una pluralidad de palabras de código producidas por el ADC;
obtener, para cada una de la pluralidad de palabras de código, información acerca de un nivel estimado de interferencia entre una salida del ADC y una entrada del ADC debida a la palabra de código basándose en los valores lógicos de bits en la palabra de código;
obtener correcciones en fase I y en cuadratura Q del nivel estimado de interferencia basándose en la información obtenida; y
aplicar las correcciones I y Q a valores I y Q obtenidos a partir de la señal de salida de ADC.
PDF original: ES-2605491_T3.pdf
Conversión analógico-digital en matrices de píxel.
(18/06/2014) Un aparato de conversión analógico-digital que comprende un conjunto de conversores analógico-digitales dispuestos en paralelo, en donde cada uno de los conversores del conjunto se encarga de generar un valor digital de salida equivalente a la diferencia entre dos señales analógicas, comprendiendo cada uno de los conversores.
al menos una entrada para recibir una primera señal analógica y una segunda señal analógica
una entrada para recibir una señal de rampa;
un generador de reloj que está dispuesto para generar una señal de reloj caracterizado porque la señal de reloj está dedicada al conversor o a un subconjunto de conversores del conjunto de conversores,
un primer contador que…
Procedimiento para codificar una señal audio digitalizada con una velocidad de exploración baja.
(15/01/2014) EN UN PROCEDIMIENTO PARA CODIFICAR UNA SEÑAL DE AUDIO DIGITALIZADA CON UNA VELOCIDAD DE EXPLORACION PEQUEÑA, VARIAS LINEAS DE FRECUENCIA ADYACENTES DE LA SEÑAL DE AUDIO DIGITALIZADA, QUE ESTAN ASIGNADAS A UNA MISMA BANDA DE FACTORES DE ESCALA, SE CODIFICAN EN EL MISMO FACTOR DE ESCALA, EN QUE LAS BANDAS DE FACTORES DE ESCALA FORMAN UNA REGION DENTRO DE LA CUAL TODOS LOS FACTORES DE ESCALA SE CODIFICAN CON EL MISMO NUMERO DE BITS, QUE SE DETERMINA POR EL FACTOR DE ESCALA MAS ALTO DE LA REGION. LAS LINEAS DE FRECUENCIA DE AL MENOS LA REGION SUPERIOR DE LAS BANDAS DE FACTORES DE ESCALA SE CODIFICAN CON EL FACTOR DE ESCALA 0. PARA LA REGION SUPERIOR COMO MINIMO NO SE CODIFICA NINGUN FACTOR DE ESCALA.
Procedimiento y dispositivo de corrección para la corrección de un error de offset de un convertidor de señal.
(01/08/2013) Procedimiento para la corrección de un error de offset de un convertidor de señal , en donde elprocedimiento presenta los siguientes pasos:
a) unión de una entrada del convertidor de señal a un canal de offset (OK), que está configuradopara proporcionar un valor de 5 tensión de referencia predefinido o un valor de corriente predefinido;
b) detección y archivado de un valor de offset proporcionado a una salida del convertidor de señal ,que el convertidor de señal envía en respuesta a la aplicación del valor de tensión de referenciapredefinido o valor de corriente de referencia predefinido, en donde se realiza el archivado del valor deoffset en una memoria…
METODO Y DISPOSITIVO PARA LA CONVERSION ANALOGICO-DIGITAL.
(01/11/2004). Ver ilustración. Solicitante/s: INFINEON TECHNOLOGIES AG. Inventor/es: GUSTAVSSON, MIKAEL, TAN, NIANXIONG.
Un convertidor analógico-digital en paralelo que comprende varios canales en paralelo entre un terminal de entrada y un multiplexor , comprendiendo cada canal: - medios de muestreo controlados por una fase de reloj del canal (i) para muestrear por turno una señal (Vent) en el terminal de entrada , y - medios de convertidor conectados entre los medios de muestreo y el multiplexor para convertir las muestras de los medios de muestreo , caracterizados porque un conmutador (SW3), común a todos los canales, está conectado en serie con los respectivos medios de muestreo (SW1, C1, SW2) a tierra, estando controlado el conmutador (SW3) por una fase del reloj global adaptada para cambiar su estado ligeramente antes de que la fase del reloj del canal respectivo (i) cambie su estado para proporcionar las muestras a los medios del convertidor.
DISPOSICION DE UN CIRCUITO PARA LA CONVERSION ANOLOGA DIGITAL DE SEÑALES.
(01/12/2002) LA INVENCION SE REFIERE A UN PROCEDIMIENTO PARA TRANSFORMACION ANALOGICA-DIGITAL DE SEÑALES Y A UNA DISPOSICION PARA LA REALIZACION DEL PROCEDIMIENTO, DONDE LA ZONA DE UTILIZACION DE LA INVENCION SE ENCUENTRA EN LA TECNICA DE SENSORES, EN LA TECNICA DE MEDICION, EN LA TECNICA DE AUDIO Y TAMBIEN EN OTRAS ZONAS DE UTILIZACION DE MICROPROCESADORES ESPECIFICOS DE APLICACION. DE ACUERDO CON LA INVENCION SE CONSIGUE EL OBJETIVO DE TAL MODO, QUE SE OBTIENE UN PROCEDIMIENTO Y UNA DISPOSICION PARA TRANSFORMACION A/D DE SOLTADO DE ALTO DESARROLLO BAJO UTILIZACION DE UNA CANTIDAD REDUCIDA DE CONVERTIDORES A/D, DE TAL MODO, QUE LA SEÑAL ANALOGICA A SER DIGITALIZADA SE DIGITALIZA MEDIANTE MULTIPLES CONVERTIDORES A/D DE SOLTADO DE ALTO DESARROLLO, RESPECTIVAMENTE CON AMPLIFICACION PREVIA DIFERENTE CON LA POSIBILIDAD CORRESPONDIENTE. A CONTINUACION…
DISPOSICION DE CIRCUITO PARA LA DETECCION INTRINSECAMENTE SEGURA DE SE\ALES BINARIAS DE UN TRANSMISOR.
(16/07/2002). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: KLUMPP, WOLFGANG, MORIO, FRANCIS.
PARA EL REGISTRO INTRINSECAMENTE SEGURO DE SEÑALES BINARIAS DE UN TRANSMISOR CON RESISTENCIA INTERNA VARIABLE, EL TRANSMISOR ESTA CONECTADO POR MEDIO DE UNA RESISTENCIA DE MEDICION DE CORRIENTE A LA SALIDA DE TENSION DE UNA FUENTE DE TENSION DE CORRIENTE CONTINUA. COLOCADO EN LA SALIDA DE TENSION SE DISPONE DE UN DIVISOR DE TENSION DE ETAPAS MULTIPLES, CUYAS TOMAS DE TENSION ESTAN CONECTADAS A COMPARADORES DE TENSION QUE ESTAN CONECTADOS RESPECTIVAMENTE A UNA CONEXION DE ENTRADA, MIENTRAS QUE LAS OTRAS CONEXIONES DE ENTRADA DE LOS COMPARADORES DE TENSION ESTAN CONECTADAS A LA CONEXION DE LA RESISTENCIA DE MEDICION DE CORRIENTE COLOCADA SOBRE EL TRANSMISOR . LOS ACOPLADORES OPTICOS ESTAN COLOCADOS DESPUES DE LOS COMPARADORES DE TENSION PARA LA TRANSMISION DE RESULTADOS COMPARATIVOS A UN DISPOSITIVO DE EVALUACION.
SISTEMA DE ADQUISICION DE DATOS PARA ESPECTROFOTOMETRIA DE BARRIDO RAPIDO.
(01/10/2001) Sistema de adquisición de datos para espectrofotometría de barrido rápido. Utiliza como sensor un dispositivo de acoplamiento de cargas (CCD) lineal, que mejora la relación señal-ruido, abarata costes y simplifica los elementos ópticos respecto a los CCD superficiales. Dispone de un temporizador programable con escala logarítmica para controlar el tiempo de integración, con una memoria en la que se programan las fases de control del CCD, del circuito de muestreo-retención y de la conversión analógica-digital. El conversor analógico-digital cuenta con un circuito de pre-escala logarítmica que aumenta la resolución, pudiendo utilizar…
RED DE OPTIMIZACION PARA LA DESCOMPOSICION DE SEÑALES.
(16/12/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: HOPFIELD, JOHN JOSEPH, TANK, DAVID WILLIAM.
RED ELECTRICA QUE CONSTA DE AMPLIFICADORES ANALOGICOS CON UNA MATRIZ DE INTERCONEXION DE RESISTENCIA QUE CONECTA LA SALIDA DE CADA AMPLIFICADOR CON LA ENTRADA DE TODOS LOS DEMAS AMPLIFICADORES. LAS CONEXIONES INCORPORADAS EN LA MATRIZ SE CONSIGUEN CON CONDUCTANCIAS CUYOS VALORES SE COMPUTAN DE ACUERDO CON EL CONJUNTO DE FUNCIONES DE DESCOMPOSICION PARA EL CUAL SE BUSCA LA SOLUCION. ADEMAS DE LA ESPECIFICADA CONECTIVIDAD, UNA SEGUNDA MATRIZ CONECTA VOLTAJES APLICADOS EXTERIORMENTE A LAS ENTRADAS DE LOS AMPLIFICADORES POR MEDIO DE RESISTORES CUYOS VALORES TAMBIEN SE COMPUTAN DE ACUERDO CON EL CONJUNTO DE FUNCIONES DE DESCOMPOSICION PARA EL CUAL SE BUSCA LA SOLUCION. MAS AUN, Y DE ACUERDO CON OTRO ASPECTO DEL INVENTO, SE INCLUYEN MEDIOS PARA VARIAR LOS AUMENTOS DEL AMPLIFICADOR DESDE UN VALOR BAJO INICIAL A UN VALOR ALTO FINAL EN EL PROCESO DE BUSQUEDA DE UNA SOLUCION A UN PROBLEMA APLICADO.
PROCEDIMIENTO PARA ADAPTAR MANDOS DE JUEGO DIGITALES A CUALQUIER PLACA CONTROLADORA DE MANDOS PARA JUEGO ANALOGICOS.
(16/08/1989). Ver ilustración. Solicitante/s: M.H.T. INGENIEROS S.L. Inventor/es: MARTINEZ BAEZA,JUAN MIGUEL.
PROCEDIMIENTO PARA ADAPTAR MANDOS DE JUEGO DIGITALES A CUALQUIER PLACA CONTROLADORA DE MANDOS PARA JUEGO ANALOGICOS, CONSISTENTE EN LA INCORPORACION DE UNOS INVERSORES, QUE PUEDEN SER A TRANSISTORES O PUERTAS LOGICAS, UNOS CONDENSADORES Y UNAS RESISTENCIAS A LA PLACA CONTROLADORA DE MANDOS PARA JUEGO DE TIPO ANALOGICO, QUE PUEDEN ESTABLECERSE EN UNA PLACA DE CIRCUITO IMPRESO COMPLETA, O, ADAPTARSE DIRECTAMENTE EN AQUELLA, DE MODO QUE LA SEÑAL EMITIDA POR EL MANDO DIGITAL SE INVIERTE CON RESPECTO A LA SEÑAL DIRECTA QUE EMITIRIA EL MANDO ANALOGICO, CONSIGUIENDOSE LA VARIACION DE LOS MONOESTABLES AQUI SITUADOS, DE FORMA QUE EL ORDENADOR DETECTA LAS INDICADAS VARIACIONES PARA LA INTERPRETACION DE LAS ORDENES PRODUCIDAS POR MEDIO DE LOS IMPULSOS EMITIDOS POR EL MANDO DIGITAL.
SISTEMA DE CODIFICACION Y DECODIFICACION DE INFORMACION EN TIEMPO REAL PARA APLICACION PREFERENTE EN TELEFONIA Y RADIO.
(16/07/1989). Ver ilustración. Solicitante/s: SANZ-PASTOR REVORIO, IGNACIO CESAR.
SISTEMA DE CODIFICACION Y DECODIFICACION DE INFORMACION EN TIEMPO REAL PARA APLICACION PREFERENTE EN TELEFONIA Y RADIO. LA PRESENTE INVENCION CONSISTE EN UN SISTEMA DE CODIFICACION Y DECODIFICACION DE INFORMACION EN TIEMPO REAL PARA APLICACION PREFERENTE EN TELEFONIA Y RADIO CONSEGUIDOS A TRAVES DE QUE LA SEÑAL ANALOGICA ENTRANTE ES CONVERTIDA EN FORMA DIGITAL EN UN CONVERSOR ANALOGICO/DIGITAL DE PREFERENTEMENTE 8 BITS, A CONTINUACION LOS DATOS SON PROCESADOS EN EL MICROPROCESADOR QUE EVALUA LA ECUACION DE CODIFICACION PARA CADA UNO DE LOS VALORES MUESTRADOS, PARA QUE POR ULTIMOS ESTOS VALORES YA CODIFICADOS SON CONVERTIDOS DE NUEVO EN FORMATO ANALOGICO POR MEDIO DE UN CONVERSOR DIGITAL/ANALOGICO. CUANDO SE TRATA DEL PROCESADO DE DATOS INFORMATICOS Y/O DE TELEX LOS CONVERSORES ANALOGICO/DIGITAL/ANALOGICO SON SALTADOS, ENTRANDO Y SALIENDO LAS SEÑALES DIRECTAMENTE DEL MICROPROCESADOR.
CODIFICADOR DIGITAL DE SEÑALES DE LARMA.
(01/07/1989). Solicitante/s: AZOR SEGURIDAD INTERNACIONAL (ASEINSA). Inventor/es: VALVERDE CASTRO, RAFAEL.
CODIFICADOR DIGITAL DE ALARMA, QUE ASOCIADO A UN TRANSMISOR PERMITE EL ENVIO DE VARIAS SEÑALES DE ALARMA, QUE PUDIERAN PRODUCIRSE EN VARIOS LUGARES O REFERIRSE A TIPOS DIFERENTES DE ALARMA, SIENDO CAPAZ DE DISCRIMINAR TANTO EL LUGAR COMO EL TIPO DE LAS MISMAS, CARACTERIZADO PORQUE LAS ENTRADAS DE SEÑALES DE ALARMA DIRECCIONAN UNA MEMORIA, PREVIAMENTE PASADAS POR UN FILTRO REGULADOR DE PULSO, LA CUAL PRESENTA EN SU SALIDA UN OSCILADOR GENERADOR DE LOS PULSOS QUE MARCAN LA CADENCIA DE LA SEÑAL, QUE SE PONE EN FUNCIONAMIENTO CUANDO UNA ALARMA ES DETECTADA, Y UNOS PROGRAMADORES QUE CONFORMAN CIFRAS O CARACTERES CODIFICADOS EN FUNCION DEL LUGAR Y TIPO DE ALARMA, CUYAS SEÑALES CONFORMAN UNA TRAMA, CON LA SECUENCIA MARCADA POR EL OSCILADOR ANTERIOR, PARA MODULAR DICHA TRAMA LA SEÑAL QUE EMITE UN TRANSMISOR, CUYA ALIMENTACION ESTA TAMBIEN COMANDADA POR LA APARICION DE UNA SEÑAL DE ALARMA.
UN METODO PARA CORREGIR UNA SEÑAL ANALOGICA EN CUANTO A SUS COMPONENTES DE SEÑAL INDESEADAS.
(01/04/1989). Solicitante/s: HUGHES AIRCRAFT COMPANY. Inventor/es: RUSSELL, ROGER B., ECKEL, ROBERT A.
EL INVENTO REIVINDICA UN METODO (Y UN SISTEMA) PARA CORREGIR UNA SEÑAL ANALOGICA EN CUANTO A COMPONENTES DE SEÑAL INDESEADAS, QUE COMPRENDE LAS OPERACIONES DE (Y MEDIOS PARA) RECIBIR LA SEÑAL ANALOGICA; DIGITALIZAR LA SEÑAL ANALOGICA PARA GENERAR UNA SEÑAL DIGITAL EN BRUTO; TRATAR LA SEÑAL DIGITAL EN BRUTO PARA GENERAR UNA SEÑAL DIGITAL DE CORRECCION; CONVERTIR LA SEÑAL DE CORRECCION DIGITAL EN UNA SEÑAL DE CORRECCION ANALOGICA; Y APLICAR LA SEÑAL DE CORRECCION ANALOGICA A LA SEÑAL ANALOGICA PARA GENERAR UNA SEÑAL ANALOGICA CORREGIDA. EL METODO Y EL SISTEMA PUEDEN ADAPTARSE PARA CORREGIR UN GRUPO DE COMPONENTES INDESEADAS, O PARA CORREGIR UN TREN DE SEÑALES ANALOGICAS. EL METODO Y EL SISTEMA PUEDEN UTILIZARSE PARA CORREGIR SEÑALES DIGITALES. EN UNA REALIZACION PARTICULAR, EL METODO Y EL SISTEMA PUEDEN EMPLEARSE PARA CORREGIR LAS FALTAS DE UNIFORMIDAD DE DESFASE Y/O DE GANANCIA DE LAS SEÑALES DE SALIDAPROCEDENTES DE ELEMENTOS DETECTORES EN UNA AGRUPACION DE PLANO FOCAL.
PROCEDIMIENTO PARA LA TRANSMISION DE UNA AUDIOSEÑAL.
(01/07/1987). Solicitante/s: TELEFUNKEN FERNSEH UND RUNDFUNK GMBH.
MODIFICACIONES EN UN PROCEDIMIENTO PARA LA TRANSMISION DE UNA AUDIOSEÑAL. CONSISTENTES EN: SUBDIVIDIR LA TOTALIDAD DE LA BANDA DE FRECUENCIA DEL ESPECTRO EN VARIOS GRUPOS DE FRECUENCIA (F1, F2, F3...); TRANSMITIR LOS VALORES DE LOS MAXIMOS DE AMPLITUDES DE UN GRUPO DE FRECUENCIA; Y EMITIR COMO VALOR ABSOLUTO EL VALOR DEL MAXIMO DE AMPLITUDES DE LA TOTALIDAD DE FRECUENCIA (F1, F2, F3...) Y COMO DESVIACION DEL MAXIMO ABSOLUTO DE AMPLITUDES LOS MAXIMOS DEL RESTO DE GRUPOS DE FRECUENCIA. TIENE APLICACION EN APARATOS GRABADORES.
