CIP-2021 : H03M 7/00 : Conversión de un código, en el cual la información está representada por una secuencia dada o por un número de dígitos,
en un código en el cual la misma información está representada por una secuencia o por un número de dígitos diferentes.
CIP-2021 › H › H03 › H03M › H03M 7/00[m] › Conversión de un código, en el cual la información está representada por una secuencia dada o por un número de dígitos, en un código en el cual la misma información está representada por una secuencia o por un número de dígitos diferentes.
H03M 7/02 · Conversión en, o a partir de códigos ponderados, es decir, el peso dado a un dígito dependiendo de su posición en el bloque o en la palabra código.
Notas[n] desde H03M 7/02 hasta H03M 7/30: - En los grupos H03M 7/02 - H03M 7/30, se aplica la regla del último lugar, es decir, en cada nivel jerárquico, salvo que se indique lo contrario, la clasificación se realiza en el último lugar apropiado.
H03M 7/04 · · siendo su base dos.
H03M 7/06 · · siendo su base un número entero positivo diferente de dos.
H03M 7/08 · · · siendo la base diez, es decir, un código decimal puro.
H03M 7/10 · · siendo su base negativa.
H03M 7/12 · · teniendo dos bases, p. ej. un código decimal código binario.
H03M 7/14 · Conversión en, o a partir de códigos no ponderados.
H03M 7/16 · · Conversión en, o a partir de códigos de distancia unitaria, p. ej. código de Gray, código binario reflejado.
H03M 7/18 · · Conversión en, o a partir de códigos de residuos.
H03M 7/20 · · Conversión en, o a partir de códigos n en medio de m.
H03M 7/22 · · · en, o a partir de códigos uno en medio de m.
H03M 7/24 · · Conversión en, o a partir de códigos de coma flotante.
H03M 7/26 · Conversión en, o a partir de códigos estocásticos.
H03M 7/28 · Estructuras programables, es decir, en las que el convertidor de código contiene un dispositivo que permite al operador modificar el procedimiento de conversión.
H03M 7/30 · Compresión (análisis-síntesis de la voz para reducción de redundancia G10L 19/00; para transmisión de imágenes H04N ); Expansión; Supresión de datos innecesarios, p. ej. reducción de redundancia.
H03M 7/32 · · Conversión en, o a partir de una modulación delta, es decir, una modulación diferencial de un bit.
H03M 7/34 · · · adaptativa.
H03M 7/36 · · Conversión en, o a partir de una modulación diferencial de varios bits, es decir, la diferencia entre muestras sucesivas está codificada por más de un bit.
H03M 7/38 · · · adaptativa.
H03M 7/40 · · Conversión en, o a partir de códigos la longitud variable, p. ej. código Shanno-Fano, código Huffman, código Morse.
H03M 7/42 · · · utilizando una tabla para el procedimiento de codificación o de decodificación, p. ej. utilizando una memoria de datos fijos.
H03M 7/44 · · · Eliminación de ceros irrelevantes.
H03M 7/46 · · Conversión en o a partir de códigos de coordenada diferencial, es decir, por representación del número de dígitos consecutivos o grupos de dígitos del mismo tipo con ayuda de una palabra código y de un dígito representativo de este tipo.
H03M 7/48 · · · alternativamente con otros códigos durante el proceso de conversión, p. ej. siendo realizada la codificación de coordenada diferencial únicamente en tanto que series de dígitos, del mismo tipo, de longitud suficiente están presentes.
H03M 7/50 · · Conversión en, o a partir de códigos no lineales, p. ej. compresión.
CIP2021: Invenciones publicadas en esta sección.
Sistema y método para codificación y decodificación aritmética.
(29/04/2020) Método de decodificación aritmética para convertir una secuencia de información compuesta por una secuencia de bits en una secuencia de eventos binarios compuesta por una pluralidad de eventos binarios, que comprende:
recibir al menos un bit de la secuencia de información ;
generar información de contexto para al menos un evento binario;
generar una estimación de probabilidad (P(A)) que responde a la información de contexto; y
generar teniendo en cuenta una relación limitada de eventos binarios con respecto a bits, cero o más eventos binarios de la secuencia de eventos binarios que responde al al menos un bit recibido y la…
Esquema de codificación y decodificación entrópica.
(04/09/2019) Aparato de codificación entrópica que comprende
un descomponedor configurado para convertir una secuencia de elementos de sintaxis que tienen un rango de valores que se subdivide en una secuencia de N particiones en una secuencia de símbolos fuente descomponiendo individualmente al menos un subgrupo de los elementos de sintaxis en un número respectivo n de símbolos fuente si con i = 1...n, dependiendo el número respectivo n de símbolos fuente de en cuál de las secuencias de N particiones cae un valor z de los elementos de sintaxis respectivos, de modo que una suma de valores del número respectivo de símbolos fuente si produce z, y, si n>1, para todo i = 1...n-1, el valor de si corresponde a un rango de la i-ésima partición;
un subdivisor configurado para subdividir la secuencia de símbolos fuente en una…
Método de decodificación de señal, dispositivo de decodificación de señal, y programa de decodificación de señal.
(22/05/2019) Un método de decodificación de señal de video de llevar a cabo una decodificación aritmética de coeficientes de transformada ortogonal de una señal de video codificada en unidades de partición, usando un diagrama de transición de estados en el que cada uno de entre una pluralidad de números de estado está asociado a una probabilidad de un respectivo símbolo menos probable y/o una probabilidad de un respectivo símbolo más probable, y donde una variación de probabilidades es escalonada, de modo que al menos dos de los números de estado se asocian a la misma probabilidad, donde el método de decodificación de señal comprende:
obtener un número de estado inicial basado en un valor de paso de cuantización e información de configuración incluida en una cabecera de…
Sistema y método para codificación aritmética.
(12/02/2016) Un codificador de entropía para convertir al menos una secuencia de eventos, en que cada secuencia de eventos incluye una pluralidad de eventos, en al menos una secuencia de información, en que cada secuencia de información incluye al menos una parte de información, en que la al menos una secuencia de eventos representa datos de entrada particionados en un número de segmentos, que comprende:
• un codificador aritmético configurado para generar cero o más partes de información de al menos una secuencia de información codificando al menos un evento de la al menos una secuencia de eventos; y
• un controlador acoplado con el codificador aritmético configurado para mantener una limitación del número de eventos de la secuencia de eventos con respecto…
Conjunto de tobera fluidizadora de combustible.
(03/12/2013) Un conjunto de parrilla para un reactor de lecho fluidizado , comprendiendo el conjunto de parrilla :una pluralidad de conductos de aire paralelos que se extienden lado a lado en un plano sustancialmentehorizontal y que definen entre ellos unos espacios a través de los cuales desciende material grueso desde ellecho fluidizado;
una pluralidad de conjuntos de tobera fijados a cada conducto de aire para suministrar aire fluidizantedesde dentro del conducto de aire al lecho fluidizado, incluyendo cada uno de los conjuntos de tobera :una tobera formada por un tubo que tiene un extremo de entrada en comunicación de fluido con elconducto de aire y un extremo de salida en comunicación de fluido con el extremo de entrada ,un orificio dispuesto en el extremo de salida ,
caracterizado…
Aparato y método de control con resolución aumentada para uso con fuentes de luz modulada.
(04/04/2012) Aparato para controlar una luminaria que incluye uno o más elementos emisores de luz enuno o más colores, suministrándose cada uno del uno o más elementos emisores de luz con corrienteeléctrica para producir luz, comprendiendo dicho aparato
a) medios para ajustar la corriente eléctrica al uno o más elementos emisores de luz usandomodulación por ancho de pulso o modulación por código de pulsos, teniendo cada una de dicha modulaciónpor ancho de pulso y modulación por código de pulsos un ciclo de pulso;
b) medios para modular un ancho de pulso para cada ciclo de pulso, aumentando así la resolución decontrol del uno o más elementos emisores de luz; caracterizado porque dicho aparato comprende unaparato de modulación por ancho de pulso extendido para transformar una señal de (N+M) bits…
CONVERTIDOR DE VELOCIDAD DE MUESTREO.
(16/12/2006). Ver ilustración. Solicitante/s: ERICSSON INC.. Inventor/es: HOLMQVIST, PETER, BO.
SE DESCRIBE UN CONVERSOR DE TASAS DE MUESTRAS PARA CONVERTIR UNA CORRIENTE DE DATOS ENTRANTE QUE INCLUYE VARIAS MUESTRAS ENTRANTES (X) CON UNA TASA DE MUESTRAS EN UNA CORRIENTE DE DATOS SALIENTES QUE INCLUYE VARIAS MUESTRAS DE SALIDA (Y) CON OTRA TASA DE MUESTRAS. EL CONVERSOR UTILIZA UN ENFOQUE DE INTERPOLACION QUE EMPLEA UN ACUMULADOR DE NUMEROS INTEGROS PARA SEGUIR LA PISTA DE LA RELACION TEMPORAL ENTRE LAS MUESTRAS DE ENTRADA Y LAS DE SALIDA. TOMANDO COMO BASE EL VALOR DEL ACUMULADOR, EL PROCEDIMIENTO DETERMINA SI SE ESTAN UTILIZANDO LAS MUESTRAS DE ENTRADA CORRECTAS PARA CALCULAR LAS MUESTRAS DE SALIDA ACTUALES. EN CASO AFIRMATIVO, SE CALCULA LA MUESTRA DE SALIDA COMO FUNCION DE LAS MUESTRAS DE ENTRADA Y DEL VALOR DEL ACUMULADOR. EL CONVERSOR PROPORCIONA LA SOLIDEZ DE UN ENFOQUE DE CONVERSION BASADO EN CUADROS COMO FUNCION DE LAS MUESTRAS DE ENTRADA SIN NECESIDAD DE PRECALCULAR Y MEMORIZAR UN CUADRO, SIMPLIFICA LOS CALCULOS QUE SE EMPLEAN Y ES MENOS SENSIBLE A LOS ERRORES POR REDONDEO NUMERICO.
PROCEDIMIENTO DE REMUESTREO EN TRANSMISION Y RECEPCION DE UNA SEÑAL DIGITAL CON TRASLACION EN BANDA DIGITAL.
(01/10/2005). Ver ilustración. Solicitante/s: DISEÑO DE SISTEMAS EN SILICIO, S.A.. Inventor/es: BLASCO CLARET,JORGE VICENTE, RIVEIRO INSUA,JUAN CARLOS, IRANZO MOLINERO,SALVADOR, GARCIA SAN JOSE,AITOR.
Procedimiento de remuestreo en transmisión y recepción de una señal digital con traslación en banda digital. El procedimiento realiza un remuestreo en recepción de una señal paso banda en el que la señal es trasladada a banda base con una frecuencia configurable y la señal banda base resultante es introducida en un diezmador . Asimismo realiza un remuestreo en transmisión donde la señal en banda base es interpolada para posteriormente ser trasladada a paso banda con una frecuencia configurable. El procedimiento permite corregir el error en frecuencia introducido por los conversores digital-analógico y analógico-digital . Además, el conjunto formado por la traslación en banda y el remuestreo propuesto permite simplificar la complejidad de los filtros de interpolación utilizados para generar las nuevas muestras de la señal digital.
PROCEDIMIENTO Y DISPOSICION PARA LA TRANSMISION EN TIEMPO REAL DE DATOS COMPRIMIDOS.
(01/11/2004). Solicitante/s: SIEMENS AG. Inventor/es: HULTSCH, WOLFGANG.
Procedimiento para la transmisión en tiempo real de datos comprimidos, en el que: - se reciben datos útiles (N) y datos de relleno (F) como corriente de datos con velocidad constante de los datos (DRk) a través de una comunicación de conmutación de línea de una primera red de comunicaciones (ISDN), - se eliminan los datos de relleno (F) contenidos en la corriente de datos (DS1) de velocidad constante de los datos (DRk), - se reformatean los datos útiles (N) contenidos en la corriente de datos (DS1) de velocidad constante de los datos (DRk) y se transmiten como corriente de datos (DS2) con velocidad variable de los datos (DRv) a través de una comunicación orientada a paquetes de una segunda red de comunicaciones (UMTS).
GENERACION DE MATRICES PARA CODIFICACION Y DESCODIFICACION SIN PERDIDAS DE SEÑALES DE AUDIO MULTICANAL.
(16/06/2004). Ver ilustración. Solicitante/s: DOLBY LABORATORIES LICENSING CORPORATION. Inventor/es: CRAVEN, PETER, GRAHAM, LAW, MALCOLM, JAMES, STUART, JOHN, ROBERT.
Un método de descodificación, que comprende: - obtener un número N de señales de canal de entrada; - transformar las señales de canal de entrada mediante una matriz, que es puesta en práctica como una cascada de cuantificadores de matriz primitiva para proporcionar un número N de señales de canal de salida de la matriz; y - ordenar el número N de señales de canal de salida descodificadas, que responden a las señales de canal de salida de la matriz, en respuesta a la información de ordenación de canal derivada de las señales del canal de entrada.
CONVERTIDOR Y COMPARADOR DE CODIGO BINARIO.
(16/06/2004). Solicitante/s: BRITISH AEROSPACE PUBLIC LIMITED COMPANY. Inventor/es: KING, DOUGLAS, B S., BRITISH AERO. MILITARY.
Un codificador para convertir una matriz binaria sin pesar de una o más dimensiones en un código termométrico como aquí se define, cuyo codificador comprende medios para introducir dicha matriz binaria sin pesar en unos medios de tratamiento que tienen una sucesión de una o más capas de celdas de manipulación de bitio, y cada celda incluye al menos dos entradas (a, b, etc) y al menos dos salidas (Ya, Yb, etc), e incluye en él uno o más elementos lógicos booleanos para desplazar bitios puestos en 1 en dicha matriz, en la dirección de una parte seleccionada de la citada matriz, con lo que se proporciona dicho código termométrico.
DISPOSITIVO DE GENERACION DE SEÑALES ANALOGICAS A PARTIR DE CONVERTIDORES ANALOGICO-DIGITALES, EN PARTICULAR PARA SINTESIS DIGITAL DIRECTA.
(16/05/2004). Ver ilustración. Solicitante/s: THOMSON-CSF. Inventor/es: GABET, PASCAL, THOMSON-CSF PROPR. INTELLECTUELLE, DE GOUY, JEAN-LUC, THOMSON CSF. PROPRIETE INT.
LA INVENCION SE REFIERE A UN DISPOSITIVO DE GENERACION DE SEÑALES ANALOGICAS A PARTIR DE CONVERTIDORES ANALOGICO-DIGITAL. EL DISPOSITIVO LLEVA UNA UNIDAD DE GENERACION DE PALABRAS CODIFICADAS EN N BITS Y UN CONVERTIDOR ANALOGICO-DIGITAL CUYA ENTRADA ESTA CODIFICADA EN M BITS, ESTE LLEVA POR OTRA PARTE UN MODULADOR SIGMA-DELTA EN LA SALIDA DE LA PRIMERA UNIDAD , ESTANDO EL BUS SEPARADO EN M BITS DE PESOS FUERTES RESERVADOS PARA LA ENTRADA DEL CONVERTIDOR ANALOGICO-DIGITAL Y EN N-M BITS DE PESOS LIGEROS QUE ENTRAN EN EL MODULADOR SIGMA-DELTA SIENDO LA SALIDA DE ESTE MODULADOR UN BUS DE M BITS QUE SE AÑADE A LOS M BITS DE SALIDA DE LA UNIDA DE GENERACION DE LAS MUESTRAS POR MEDIOS DE ADICION DIGITAL, SIENDO M INFERIOR A N. APLICACION: PARTICULARMENTE A SINTETIZADORES DIGITALES.
METODO DE CODIFICACION SIN PERDIDAS PARA DATOS EN FORMA DE ONDAS.
(16/04/2004). Ver ilustración. Solicitante/s: CRAVEN, PETER GRAHAM GERZON, PETER HERBERT. Inventor/es: CRAVEN, PETER, GRAHAM, GERZON, MICHAEL, ANTHONY.
EN UN METODO DE PROCESAMIENTO SIN PERDIDA DE UNA SEÑAL DE VALOR ENTERO EN UN FILTRO DE PREDICCION QUE INCLUYE UN CUANTIFICADOR, SE IMPLEMENTA UN NUMERADOR DEL FILTRO DE PREDICCION ANTERIOR AL CUANTIFICADOR Y SE IMPLEMENTA UN DENOMINADOR DEL FILTRO DE PREDICCION RECURSIVAMENTE ALREDEDOR DEL CUANTIFICADOR PARA REDUCIR LA VELOCIDAD DE DATOS MAXIMA DE UNA SEÑAL DE SALIDA. EN EL PROCESADOR SIN PERDIDA, EN CADA INSTANTE DE MUESTRA, UNA ENTRADA DEL CUANTIFICADOR ES SENSIBLE CONJUNTAMENTE A UN PRIMER VALOR DE MUESTRA DE UNA ENTRADA DEL FILTRO DE PREDICCION, UN SEGUNDO VALOR DE MUESTRA DE UNA ENTRADA DE SEÑAL AL FILTRO DE PREDICCION EN UN INSTANTE DE MUESTRA PREVIO, Y UN VALOR DE SALIDA DEL CUANTIFICADOR EN UN SUCESO DE MUESTRA PREVIO. EN UNA REALIZACION PREFERIDA, EL FILTRO DE PREDICCION INCLUYE CONFORMACION DE RUIDO PARA AFECTAR A LA SALIDA DEL CUANTIFICADOR.
METODO DE CONVERSION DE UNA SERIE DE PALABRAS DE INFORMACION DE M BITS EN UNA SEÑAL MODULADA, METODO DE PRODUCCION DE UN SOPORTE DE GRABACION, DISPOSITIVO DE CODIFICACION, DISPOSITIVO, DISPOSITIVO DE GRABACION, SEÑAL Y SOPORTE DE GRABACION.
(16/09/2001) SE DESCRIBE UN METODO DE CONVERSION DE PALABRAS DE INFORMACION CON BITS-M EN UN SEÑAL MODULADA. PARA CADA PALABRA DE INFORMACION DE LAS SERIES, SE DISTRIBUYE UNA PALABRA CON UN CODIGO DE BITS-N. LAS PALABRAS DEL CODIGO DISTRIBUIDAS SON CONVERTIDAS EN UNA SEÑAL MODULADA. LAS PALABRAS DEL CODIGO SON DISTRIBUIDAS POR AL MENOS UN GRUPO (G11, G12) DE UN PRIMER TIPO Y AL MENOS UN GRUPO (G2) DE UN SEGUNDO TIPO. PARA CADA DISTRIBUCION DE CADA UNA DE LAS PALABRAS DEL CODIGO QUE PERTENECEN AL GRUPO (G11, G12) DEL PRIMER TIPO, EL GRUPO ASOCIADO ESTABLECE UN ESTADO DE CODIFICACION (S1, S4) DEL PRIMER TIPO. CUANDO SE DISTRIBUYE CADA UNA DE LAS PALABRAS DEL CODIGO QUE PERTENECEN AL GRUPO (G2) DEL SEGUNDO TIPO, SE ESTABLECE UN ESTADO DE CODIFICACION (S2, S3) DEL SEGUNDO…
METODO DE CODIFICACION, CODIFICADOR Y DECODIFICADOR PARA UNA SEÑAL DIGITAL.
(16/11/2000) AL CUANTIFICAR UNA SEÑAL DIGITAL POR CADA BANDA DE FRECUENCIA MEDIANTE UNAS UNIDADES DE CUANTIFICACION Y TRANSMITIR (TRANSMITIR O REGISTRAR) TAL SEÑAL DIGITAL CUANTIFICADA, UNA SEGUNDA INFORMACION DE LA PRECISION DE LA CUANTIFICACION (Q2A A Q2D) QUE INDICA UNA DIFERENCIA ENTRE LA PRIMERA INFORMACION DE LA PRECISION DE LA CUANTIFICACION (Q1A A Q1D) QUE SIRVE DE REFERENCIA Y SE CODIFICA UNA INFORMACION SOBRE LA PRECISION DE LA CUANTIFICACION ACTUAL (QA A QD) DE UNA UNIDAD DE DETERMINACION DE LA PRECISION DE LA CUANTIFICACION CUYA CODIFICACION SE LLEVA A CABO EN UNA UNIDAD DE CODIFICACION DE LA INFORMACION DE PRECISION DE LA CUANTIFICACION PARA TRANSMITIR LA INFORMACION DE PRECISION DE LA CUANTIFICACION CODIFICADA Y ASI LLEVAR A CABO UNA CODIFICACION EFICIENTE AL TIEMPO QUE SE MANTIENE EL GRADO DE LIBERTAD EN LA FORMA DE PROPORCIONAR LA…
GENERADOR DE CODIGO DS3 AIS/REPOSO EN PARALELO.
(16/08/2000) SE PRESENTA UN APARATO PARA CONVERTIR UNA SEÑAL DIGITAL DS3 EN UN FORMATO DE MARCO DS3 EN UNA SEÑAL DIGITAL STS-1 EN UN FORMATO DE MARCO STS-1 COMO FUNCION DE UN GENERADOR DE IMPULSOS STS-1 LOCAL. UN MEDIO DE GENERACION DE CODIGO DS3 AIS/IDLE GENERA BYTES DE CODIGO DE STS-1/IDLE EN RESPUESTA A LA SEÑAL DEL GENERADOR DE IMPULSOS STS-1 LOCAL. UN CONTADOR DE BYTES DS3 CUENTA LOS BYTES DE CODIGO DS3/IDLE Y GENERANDO UNA CUENTA DE BYTES AIS/IDLE HACE POSIBLE QUE UNA SEÑAL DE CONTROL, SI EL NUMERO DE BYTES DE CODIGO DS3 AIS/IDLE ES MENOR QUE UN NUMERO PREDETERMINADO DE BYTES DS3, SEA MAPEADA EN UNA FILA DADA DEL MARCO STS-1. LOS MEDIOS DE CONTEO DE LA FILA STS-1 CUENTAN LOS IMPULSOS DE LA SEÑAL DEL GENERADOR DE SEÑALES…
UN METODO PARA DISTINGUIR EN FLUJOS DE BITS NUMERICOS EN SERIE ENTRE AL MENOS DOS TIPOS DE VENTANAS DE TIEMPO EN UN RECEPTOR DE FLUJOS DE BITS.
(01/06/2000) LA INVENCION PERMITE HACER UNA DISTINCION ENTRE AL MENOS DOS TIPOS DE INTERVALOS DE TIEMPO DE TRENES DE BITS DIGITALES EN SERIE QUE SON TRANSMITIDOS A TRAVES DE UN ENLACE ENTRE UN TRANSMISOR Y UN RECEPTOR Y LOS DERIVADOS DE LOS TRENES DE BITS DE DATOS PARALELOS QUE SON ENVIADOS AL TRANSMISOR A TRAVES DE UNA INTERFAZ Y SOMETIDOS A UNA CONVERSION DE PARALELO A EN SERIE EN EL TRANSMISOR. TRAS ANALIZAR LOS BITS DE DATOS PARALELOS DE UN INTERVALO DE TIEMPO, SE DECIDE EL TIPO DE CATEGORIA A LA QUE PERTENECE ESTE INTERVALO DE TIEMPO Y SE INSERTAN ENTONCES UNA PLURALIDAD DE BITS MARCADORES EN LOS INTERVALOS DE TIEMPO EN SERIE, PARA ASI OBTENER BUENAS CARACTERISTICAS DE TRANSMISION Y RESTAURAR TAMBIEN LOS INTERVALOS DE TIEMPO A UNA FORMA PARALELA. DE FORMA MAS ESPECIFICA, LAS CATEGORIAS DE LOS INTERVALOS DE TIEMPO…
PROCEDIMIENTO Y SISTEMA DE COMPRESION DE DATOS POR ALGORITMO EN ARBOL DE CONTEXTO.
(16/05/2000). Ver ilustración. Solicitante/s: KONINKLIJKE PTT NEDERLAND N.V. TECHNISCHE UNIVERSITEIT EINDHOVEN. Inventor/es: WILLEMS, FRANCISCUS MARIA JOHANNES, TJALKENS, TJALLING JAN.
METODOS CONOCIDOS PARA CONSTRUIR UN ARBOL PARA UN ALGORITMO CONTEXTUAL DE ARBOL, PARA QUE LOS SIMBOLOS DE CODIFICACION CONSTRUYAN ARBOLES AÑADIENDO NODOS NECESITAN UNA CAPACIDAD DE MEMORIA GIGANTE QUE PUEDE REDUCIRSE EN EL CASO DE QUE NO SE AÑADAN AL ARBOL NODOS INNECESARIOS. ESTO DEBE REALIZARSE DEPENDIENDO DE LOS VALORES DE PARAMETROS QUE PERTENECEN A UN NODO Y DEFINIENDO CADA UNO EL NUMERO DE SIMBOLOS RECIBIDOS QUE TIENEN UN DETERMINADO VALOR.
REGISTRO DE DESPLAZAMIENTO DE ENTRADA PARALELO DE N BITIOS A SALIDA PARALELO DE BITIOS VARIABLES.
(16/08/1999). Solicitante/s: ALCATEL. Inventor/es: PETERS, RICHARD WILLIAM.
LOS N-BITS PARALELOS DE DATOS SE INTRODUCEN EN UN REGISTRO DE DESPLAZAMIENTO DE SALIDA PARALELO EN PARALELO HECHO DE N + M N:1 MULTIPLEXORES PARALELOS Y SE PRODUCE LA SALIDA DE N-BITS PARALELOS TANTO DE DATOS PUROS COMO DE RELLENO EN DONDE, PARA CICLOS EN LOS CUALES SE INSERTAN BITS DE RELLENO, LOS BITS DE DATOS QUE NO HAN SALIDO SE HACEN RECIRCULAR PARA SALIR EN UN CICLO SUBSECUENTE SEGUIDOS POR LOS BITS DE DATOS QUE ENTRAN NUEVAMENTE, ESTO REPRESENTA UNA VENTAJA EN UNA TECNICA DE RELLENO DE BITS EN LA QUE PUEDE INICIARSE UNA FORMA ENVOLVENTE DE CARGA SINCRONA EN UNA UBICACION SELECCIONADA EN UN CICLO DE UNA SEÑAL DE TRANSPORTE SINCRONA MONITORIZANDO UNA SEÑAL DE INICIO DE CICLO Y SUMINISTRANDO UNA SEÑAL DE COMIENZO DE LA FORMA EN UN PUNTO SELECCIONADO DESPUES DE LA PRESENCIA DE LA SEÑAL DE INICIO DEL CICLO.
METODO Y CIRCUITO PARA REALIZAR MEDIDAS DE DISPARIDAD DE FUNCIONAMIENTO.
(01/01/1997). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: GLEICHERT, MARC C.
SE PRESENTA UN CIRCUITO DE DISPARIDAD DE FUNCIONAMIENTO PARA DECODIFICACION 8B/10B QUE REDUCE EL CONSUMO DE ENERGIA Y REDUCE SUBSTANCIALMENTE EL NUMERO DE PUERTAS Y EL AREA DE SILICEO REQUERIDA EMPLEANDO UNA COMBINACION DE DISPOSITIVOS DE ESTADO Y LOGICA COMBINACIONAL EN VEZ DE DISPOSITIVOS COMBINACIONES EXCLUSIVAMENTE.
INSTALACION DE DESCODIFICACION CMI Y DE RECUPERACION DEL RELOJ.
(16/07/1994). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: EILKEN, JENS-PETER, DIPL.-ING., GASSER, KURT, PFRIEM, HORST-LUDWIG, DIPL.-ING.
PARA UNA INSTALACION DE DESCODIFICACION CMI Y DE RECUPERACION DEL RELOJ SE PROPONE UNA SOLUCION AMPLIAMENTE INTEGRABLE, QUE NO REQUIERE UN CIRCUITO INDEPENDIENTE PARA LA CORRECCION DE FASES Y PARA LA AMPLIFICACION Y QUE ADMITE UNA FLUCTUACION DE FASE EN TODO EL MARGEN DE FUNCIONAMIENTO. UN DESCODIFICADOR CMI CONOCIDO SE COMBINA CON UNA INSTALACION DE RECUPERACION DEL RELOJ CON ELEMENTOS (6,10B,11B) CONOCIDOS Y CON ELEMENTOS (15,16B,17B) NUEVOS, QUE CONTIENE UN SISTEMA DE PUERTAS CAPAZ DE EXTRAER DE LA SEÑAL DE DATOS (D1) CON CODIFICACION CMI UNA CANTIDAD DE IMPULSOS DE RELOJ SUPERIOR A LA POSIBLE HASTA AHORA. CON EXCEPCION DE LOS ELEMENTOS DE RETARDO Y DE UN CIRCUITO (12B) DE SELECCION DE LA FRECUENCIA DEL RELOJ, TODOS LOS ELEMENTOS SE HALLAN EN UN CIRCUITO INTEGRADO . IGUALMENTE CONTIENE TRANSFORMADORES DEL NIVEL DE ENTRARA Y DEL NIVEL DE SALIDA. LA INSTALACION SE PUEDE UTILIZAR EN EQUIPOS DIGITALES MULTIPLEX.
PERFECCIONAMIENTOS INTRODUCIDOS EN UN APARATO DE N ETAPAS PARA DESARROLLAR EL COMPLEMENTO ARITMETICO DE VALORES BINARIOS DE N BITS.
(01/02/1988). Solicitante/s: RCA CORPORATION. Inventor/es: CHRISTOPHER, LAUREN, ANN.
SE DESCRIBE UN APARATO QUE COMPRENDE UNA DISPOSICION DE CIRCUITO PARA FORMAR EL COMPLEMENTO A DOSES O EL COMPLEMENTO A UNOS DE NUMEROS BINARIOS DE N BITIOS. LA DISPOSICION DE CIRCUITO INCLUYE N ETAPAS, CADA UNA DE LAS CUALES CONTIENE UNA PUERTA NOR (NO-O) EXCLUSIVA. UN PRIMER TERMINAL DE ENTRADA DE LA PUERTA NOR EXCLUSIVA ESTA ACOPLADO PARA RECIBIR UN BITIO DEL VALOR DE ENTRADA Y UN SEGUNDO TERMINAL DE ENTRADA ESTA ACOPLADO PARA RECIBIR LA SEÑAL DE SALIDA PORTADORA DE LA ETAPA ANTERIOR. SE APLICA EN UNO LOGICO O UN CERO LOGICO AL SEGUNDO TERMINAL DE ENTRADA DE LA ETAPA QUE PROCESA EL BITIO MENOS SIGNIFICATIVO DE LA PALABRA BINARIA SI LA DISPOSICION DE CIRCUITO ES PARA PROPORCIONAR UN VALOR DE COMPLEMENTO A DOSES O DE COMPLEMENTO A UNOS, RESPECTIVAMENTE. TAMBIEN SE DESCRIBE LA APLICACION DE LA DISPOSICION DE CIRCUITO EN UN CIRCUITO DE VALORES ABSOLUTOS, COMPLEMENTANDOSE SOLO LOS VALORES NEGATIVOS Y QUEDANDO SIN MODIFICAR LOS VALORES POSITIVOS.
