CIP-2021 : H03K 19/20 : caracterizados por la función lógica, p. ej. circuitos Y, O, NI, NO (H03K 19/003 - H03K 19/01 tienen prioridad).
CIP-2021 › H › H03 › H03K › H03K 19/00 › H03K 19/20[1] › caracterizados por la función lógica, p. ej. circuitos Y, O, NI, NO (H03K 19/003 - H03K 19/01 tienen prioridad).
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M).
H03K 19/00 Circuitos lógicos, es decir, teniendo al menos dos entradas que actúan sobre una salida (circuitos para sistemas de computadores que utilizan la lógica difusa G06N 7/02 ); Circuitos de inversión.
H03K 19/20 · caracterizados por la función lógica, p. ej. circuitos Y, O, NI, NO (H03K 19/003 - H03K 19/01 tienen prioridad).
CIP2021: Invenciones publicadas en esta sección.
Diseños para lógica XOR y XNOR.
(08/06/2016). Solicitante/s: Tela Innovations, Inc. Inventor/es: BECKER,SCOTT T.
Un diseño de circuito exclusivo OR lógico, que comprende:
seis transistores PMOS; y
cinco transistores NMOS,
en el que los cinco transistores NMOS se emparejan respectivamente con cinco de los seis transistores PMOS, de tal manera que cada par de transistores NMOS y PMOS se define para compartir una estructura de electrodo de puerta contigua colocada a lo largo de una respectiva de cinco pistas de electrodo de puerta,
en el que un sexto de los seis transistores PMOS se define por una estructura de electrodo de puerta colocada a lo largo de una sexta pista de electrodo de puerta, de tal manera que el sexto transistor PMOS no comparte la sexta pista de electrodo de puerta con otro transistor dentro del diseño de circuito lógico exclusivo OR y
en el que las seis pistas de electrodo de puerta se orientan paralelas entre sí.
PDF original: ES-2634499_T3.pdf
PUERTA LÓGICA DIFERENCIAL DE N ENTRADAS.
(04/12/2012) Puerta lógica diferencial de n entradas.
La presente invención permite realizar las funciones lógicas OR/NOR, AND/NAND con estándares con diferencias de tensión entre los estados lógicos "0" y "1" inferiores a 0,7 V, tales como LVDS. Esto es útil en aplicaciones en las que se requiere una alta velocidad de transmisión y una buena inmunidad al ruido.
La invención se basa en una serie de circuitos electrónicos en los que se hace uso de 2n diodos Schottky del tipo Zero Bias y comparadores, en los que según el tipo de conexión entre ellos se consigue realizar un tipo de entrada lógica u otra.
(01/04/2002). Ver ilustración. Solicitante/s: TELEFONAKTIEBOLAGET LM ERICSSON (PUBL). Inventor/es: JESSEN, JEPPE, RUNE.
CIRCUITO DE RETENCION DE BAJA TENSION ADAPTADO AL MODO DIFERENCIAL CON UNA TENSION DE ALIMENTACION DE 2,5 V Y UNA OSCILACION DE TENSION DE 200 MV A 300 MV. SE UTILIZAN DOS INVERSORES CON UN BORNE DE ENTRADA NO INVERSOR Y UNO INVERSOR Y UN BORNE DE SALIDA NO INVERTIDO Y UNO INVERTIDO. LOS BORNES DE SALIDA NO INVERTIDOS ESTAN CONECTADOS A LA ENTRADA DE UNA ESTRUCTURA DE OR Y LOS BORNES DE SALIDA INVERTIDOS ESTAN CONECTADOS A LA ENTRADA DE OTRA ESTRUCTURA DE OR. LOS BORNES DE ENTRADA DE UN INVERSOR FORMAN LOS BORNES DE ENTRADA DEL CIRCUITO DE RETENCION. LAS TENSIONES DE ALIMENTACION DE LOS INVERSORES SE VARIAN DE FORMA QUE EN UN MOMENTO DADO SOLO UN INVERSOR TENGA LA TENSION DE ALIMENTACION ADECUADA. ESTE INVERSOR CONTROLA ENTONCES LA SALIDA DEL CIRCUITO DE RETENCION. ASI, SE LOGRA UNA FUNCION DE CIRCUITO DE RETENCION.
(01/04/1999). Ver ilustración. Solicitante/s: MENDEZ-VIGO BARASONA, JAVIER.
INVERSOR CONMUTABLE QUE SE ACTIVA CUANDO LA BASE EMISOR PUEDA COMPUTAR, ES DECIR, CUANDO LA SUMA DE LAS CORRIENTES SON IGUALES A LA CORRIENTE DE CORTE, SIENDO UN MERO MECANISMO DE COMPUTO, EN EL QUE AMBAS CORRIENTES SE CONTROLAN ENTRE SI, ES DECIR, CORRIENTE COLECTOR EMISOR MAS CORRIENTE BASE EMISOR IGUAL A LA CORRIENTE DE CORTE. EL INVERSOR ESTA ACTIVADO, CUANDO LA SALIDA ES UNO, ES DECIR, BASE EMISOR MAS (6') IGUAL UNO, Y EL INVERSOR ESTA DESACTIVADO O CERRADO EN EL CASO QUE COLECTOR EMISOR MAS BASE EMISOR SEA IGUAL A CERO.
SISTEMA Y CIRCUITOS ELECTRONICOS DIGITALES MULTIESTADO.
(01/04/1992). Ver ilustración. Solicitante/s: ARIÑO FERRER, FRANCISCO JAVIER.
SISTEMA Y CIRCUITOS ELECTRONICOS DIGITALES MULTIESTADO QUE PUEDEN ADOPTAR VARIOS ESTADOS O NIVELES LOGICOS DIFERENTES, Y QUE COMPRENDE DISTINTOS CIRCUITOS DETECTORES DE NIVEL Y FORMADORES DE ESTADO, INTEGRANTES DE UN CIRCUITO RESTAURADOR INVERSOR O NO. MEMORIA ESTATICA MULTIESTABLE DONDE EL DIODO Y EL TRANSISTOR FORMAN IGUALMENTE QUE EL DIODO Y EL TRANSISTOR DOS CIRCUITOS DETECTORES DE NIVEL, Y EL TRANSISTOR CON EL DIODO JUNTO AL TRANSISTOR Y EL DIODO , SENDOS FORMADORES DE ESTADO, Y REALIMENTACION. EL SISTEMA COMPRENDE OTRAS ALTERNATIVAS DE MEMORIAS ESTATICAS, ADEMAS DE MEMORIA DINAMICA, DETECTOR DE ESTADO, CONVERSORES, COMPARADOR, INCREMENTADOR, CONTADOR, SUMADOR Y OPERADOR ARITMETICO Y CON ACARREO, FIJADOR DE NIVELES PARA COMUNICACION TELEFONICA, Y EMISOR-RECEPTOR MULTIESTADO EN MODULACION DE FRECUENCIA. DE APLICACION EN LA INDUSTRIA ELECTRONICA.
