CIP-2021 : H03K 23/66 : con una base de conteo variable, p. ej. por preajuste o por adición o supresión de impulsos.
CIP-2021 › H › H03 › H03K › H03K 23/00 › H03K 23/66[2] › con una base de conteo variable, p. ej. por preajuste o por adición o supresión de impulsos.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M).
H03K 23/00 Contadores de impulsos que comprenden cadenas de cómputo; Divisores de frecuencia que comprenden cadenas de cómputo (H03K 29/00 tiene prioridad).
H03K 23/66 · · con una base de conteo variable, p. ej. por preajuste o por adición o supresión de impulsos.
CIP2021: Invenciones publicadas en esta sección.
Divisor de RF que utiliza síntesis digital directa.
(05/11/2014) Un método de dividir una frecuencia de radio fija mediante un divisor de frecuencia para generar una señal de salida que tiene una frecuencia de radio deseada, el método que comprende: aplicar sucesivamente secciones de M bits consecutivas de una palabra en paralelo a una entrada de un multiplexor multietapas a una frecuencia de pre-secuenciación que se deriva de la base de la frecuencia de radio fija y M, comprendiendo la mencionada palabra en paralelo una o más copias de un patrón de bits de división de frecuencia que define el divisor de frecuencia; y realizar una conversión paralelo-serie en las secciones de M bits de la palabra…
DIVISOR DE FRECUENCIA RACIONAL.
(01/07/2003) Divisor de frecuencia racional para la generación de una frecuencia de número entero (fg) a partir de una frecuencia racional (fo) con: - una memoria para la memorización de primeras y segundas constantes del divisor (g y g + 1, respectivamente); - una instalación de selección para la selección de una de las constantes del divisor memorizadas; - un primer contador , que cuenta en sincronismo con las oscilaciones de la frecuencia racional; - un segundo contador , que está acoplado a la instalación de selección y que cuenta un número de divisiones predeterminadas de tiempo; y - una instalación de generación de impulsos para…
CIRCUITO DIVISOR DE FRECUENCIAS.
(16/09/2002). Ver ilustración. Solicitante/s: THE TECHNOLOGY PARTNERSHIP PUBLIC LIMITED COMPANY. Inventor/es: FOGG, ANDREW.
UN CIRCUITO DIVISOR DE FRECUENCIAS COMPRENDE UN ACUMULADOR DIGITAL CAPAZ DE LLEVAR A CABO ARITMETICA SIGNADA Y MEDIOS PARA SUMAR A UN NUMERADOR PREDETERMINADO EL CONTENIDO DEL ACUMULADOR. SE DISPONEN MEDIOS PARA RESTAR UN DENOMINADOR PREDETERMINADO AL CONTENIDO DEL ACUMULADOR Y OTROS MEDIOS DETECTAN SI EL VALOR ALMACENADO EN EL ACUMULADOR HA LLEGADO A CERO O A UN VALOR NEGATIVO, Y ESTABLECER UN VALOR DE RETARDO DEFINIDO QUE DEPENDE DEL VALOR ALMACENADO. OTROS MEDIOS CONVIERTEN EL VALOR DE RETARDO DEFINIDO EN UN TIEMPO DE RETARDO INVERSAMENTE PROPORCIONAL A LA MAGNITUD DEL VALOR DEL RETARDO DEFINIDO Y AUN OTROS MEDIOS CAMBIAN EL ESTADO DE UNA SEÑAL DIGITAL DE SALIDA AL FINAL DE DICHO RETARDO. TAMBIEN SE DESCRIBE EL PROCEDIMIENTO CORRESPONDIENTE.
DISPOSITIVO DE DIVISION DE FRECUENCIA CON PREDIVISOR SEGUIDO DE UN CONTADOR PROGRAMABLE, Y PREDIVISOR Y SINTETIZADOR DE FRECUENCIA CORRESPONDIENTES.
(01/08/2002) LA INVENCION SE REFIERE A UN DISPOSITIVO DE DIVISION DE FRECUENCIA QUE COMPRENDE UN PREDIVISOR SEGUIDO DE UN CONTADOR PROGRAMABLE Y DIVIDE POR UN RANGO DE DIVISION TOTAL D, QUE PUEDE ESCRIBIRSE ASI: D = K.N + A. EL PREDIVISOR FUNCIONA CON UN PAR DE RANGOS DE DIVISION K/K+1 Y COMPRENDE MEDIOS DE BASCULACION DEL RANGO DE DIVISION MAS ALTO K + 1 AL RANGO DE DIVISION MAS BAJO K, EN FUNCION DE UNA SEÑAL DE BASCULACION . N ES UN PRIMER VALOR PREDETERMINADO PROGRAMABLE CORRESPONDIENTE AL RANGO DE DIVISION DEL CONTADOR PROGRAMABLE. A ES UN SEGUNDO VALOR PREDETERMINADO PROGRAMABLE TAL QUE, CUANDO ES ALCANZADO POR EL CONTADOR PROGRAMABLE,…
CIRCUITO CUENTA MODULOS DOBLE.
(01/02/1998). Solicitante/s: ERICSSON INC.. Inventor/es: DENT, PAUL, WILKINSON.
EN UNA BOBINA CERRADA DE FASE PROVISTA DE UN DIVISOR VARIABLE, SE UTILIZA UNA CUENTA MODULOS DOBLE PARA PROPORCIONAR EL DIVISOR VARIABLE CON SEÑALES DE SELECCION. EL DIVISOR VARIABLE ES CAPAZ DE PROPORCIONAR UNA PROPORCION COMPLETA DE LA DIVISION EN INCREMENTOS DE UNO SOBRE UNA GAMA CONTIGUA DE VALORES. EL CONTADOR DE MODULOS DOBLE INCLUYE UN CONTADOR, UN COMPARADOR Y PUERTAS LOGICAS QUE GENERAN LAS SEÑALES DE SELECCION QUE PERMITEN AL DIVISOR VARIABLE DIVIDIR UNA SEÑAL INTRODUCIDA POR AL MENOS LAS PROPORCIONES DE DIVISION R1 Y R2. UNA BOBINA CERRADA DE FASE QUE UTILIZA EL CONTADOR DE MODULOS DOBLE, PARTICULARMENTE IDONEA PARA UTILIZAR EN UN SINTETIZADOR DE FRECUENCIA DIGITAL.
DIVISOR DE FRECUENCIA PROGRAMABLE ASI COMO PROCEDIMIENTO PARA LA PRODUCCION DE UNA SEÑAL DE BAJA FRECUENCIA PERTENECIENTE DE UNA SEÑAL DE ALTA FRECUENCIA.
(16/08/1994) SE DESCRIBE UN DIVISOR DE FRECUENCIA PROGRAMABLE PARA RELACIONES DEL DIVISOR DE NUMEROS INTEGROS Y FRACCIONADOS. ESTE ABARCA UN PRIMER CIRCUITO DEL DIVISOR, QUE PRECALCULA UNA PORCION DE NUMEROS INTEGROS DE LA RELACION DEL DIVISOR CON UN BIESTABLE, QUE EN LA ENTRADA DEL MANDO ACTUA SOBRE EL PRIMER CIRCUITO DEL DIVISOR EN EL SENTIDO DEL CAMBIO DE LA RELACION DEL DIVISOR. EL PROBLEMA SE TRATA DE CREAR UN DIVISOR DE FRECUENCIA PROGRAMABLE, QUE POSIBILITA UN CAMPO DE VARIACIONES, GRANDE DE LA RELACION DEL DIVISOR, TAMBIEN AL LADO DE LA DISOLUCION ALTA. PARA ESTE OBJETO ESTA FORMADO EL BIESTABLE COMO BIESTABLE DINAMICO, CUYA ENTRADA DINAMICA ESTA CONECTADA CON LA SALIDA DEL SEGUNDO DIRCUITO…
DISPOSICION PARA LA RECEPCION DE DATOS.
(01/04/1993). Solicitante/s: BLAUPUNKT-WERKE GMBH. Inventor/es: POSCHEN, DIETER.
CON UNA DISPOSICION PARA LA RECEPCION DE DATOS, LOS CUALES SE TRANSMITEN EN SERIES, PARTICULARMENTE EN CONJUNTO CON OTRAS INFORMACIONES, CON LO CUAL UN BLOQUE DE DATOS MUESTRA 26 BITS Y CUATRO BLOQUES DE DATOS ESTAN JUNTADOS A UN GRUPO, ESTA PREVISTO UN CONTADOR BINARIO DE OCHO CIFRAS, CON EL CUAL LAS CINCO CIFRAS DE MENOS VALENCIA DEL CONTADOR BINARIO ESTAN ACCIONADOS COMO CONTADOR -26- MODULO Y DOS CIFRAS BINARIAS COMO CONTADOR-CUATRO-MODULO.
PERFECCIONAMIENTOS EN UN COMPARADOR DE FASES PARA UN BUCLE DIGITAL.
(16/11/1987). Solicitante/s: MOTOROLA, INC..
COMPARADOR DE FASES PARA UN BUCLE DIGITAL ENGANCHADO EN FASE. SE COMPONE DE: UNA PARTE DE CIRCUITO DE AVANCE DE FASE FORMADO POR LAS BASCULAS ; UN SISTEMA DE PROPORCION DE SEÑALES DE AVANCE Y RETARDO FORMADO POR LAS BASCULAS ; UNA PARTE DE CIRCUITO DE RETARDO DE FASE FORMADO POR LAS BASCULAS ; UNAS PUERTAS OR ACOPLADAS RESPECTIVAMENTE A LAS BASCULAS Y PARA PROPORCIONAR SEÑALES DE SALIDA Y UNA PUETA AND QUE SE ACOPLA CON Y COOPERA CON LA PUERTA NOR ACOPLADA A , PARAREALIZAR LA FUNCION DE REPOSICION. SE UTILIZA EN TELECOMUNICACION.
PERFECCIONAMIENTOS EN UNA RED DE COMPENSACION DE FASE Y FRECUENCIA.
(16/11/1987). Solicitante/s: MOTOROLA, INC..
RED DE COMPENSACION DE FASE Y FRECUENCIA. CONSTA DE MEDIOS PARA GENERAR UNA SEÑAL DE RELOJ DE REFERENCIA Y UNA SEÑAL DE RELOJ DE REFERENCIA DESPLAZADA; DE MEDIOS PARA GENERAR UNA SEÑAL DE RELOJ DERIVADA PROGRAMABLE, RELACIONADA CON LA SEÑAL DE RELOJ DE REFERENCIA, DE ACUERDO CON UNA PRIMERA Y UNA SEGUNDA SEÑALES DE ENTRADA PROGRAMABLES; DE MEDIOS PARA COMPARAR LA FASE DE LAS SEÑALES DE ENTRADA Y SALIDA DEL BUCLE ENGANCHADO EN FASE PARA PRODUCIR UNA SEÑAL DE SALIDA DE COMPARACION DE FASES; Y DE MEDIOS PARAGENERAR UNA SEÑAL DE RELOJ COMBINADA, COMBINANDO O RESTANDO DE UNA FORMA SELECTIVA LA SEÑAL DE RELOJ DE REFERENCIA DESPLAZADA, PARA EFECTUAR AJUSTES DE FASE Y DE FRECUENCIA.
PERFECCIONAMIENTOS EN UN DETECTOR DE ENGANCHE PARA UN BUCLE DIGITAL ENGANCHADO EN FASE.
(01/11/1987). Solicitante/s: MOTOROLA, INC..
DETECTOR DE ENGANCHE PARA BUCLE DIGITAL ENGANCHADO EN FASE. SE COMPONE DE: UN CIRCUITO DETECTOR DE FLANCOS FORMADO POR LAS BASCULAS Y LA PUERTA NOR ; UN CIRCUITO DE ENTRADA DE SEÑALES FORMADO POR LAS PUERTAS OR Y AND ; UN DIVISOR DE PULSOS DE RELOJ CON BASCULAS ; DOS DIVISORES DE FRECUENCIA QUE PRODUCEN PULSOS DE SALIDA; UN DETECTOR DE FLANCOS NOBLES FORMADO POR LAS BASCULAS Y LAS PUERTAS OR Y NOR Y UN CIRCUITO DE RETENCION DE DETECCION DE ENGANCHE CON BASCULAS Y PUERTAS AND . SE UTILIZA EN TELECOMUNICACION.
PERFECCIONAMIENTOS EN UN BUCLE DIGITAL ENGANCHADO EN FASE DE FRECUENCIA MULTIPLE.
(01/12/1986). Solicitante/s: MOTOROLA, INC..
BUCLE DITGITAL ENGANCHADO EN FASE DE FRECUENCIA MULTIPLE. SE CARACTERIZA PORQUE LA FRECUENCIA CENTRAL DE FUNCIONAMIENTO DEL CIRCUITO SE PUEDE ALTERAR DE UNA FORMA PROGRAMABLE SIN ALTERAR LA RELACION DEL DIVISOR DE FRECUENCIA EN LA PARTE DE LA REALIMENTACION DEL BUCLE DIGITAL ENGANCHADO EN FASE. COMPRENDE UN COMPARADOR DE FASE CON DOS ENTRADAS QUE SE ACOPLAN A LA SEÑAL DE DATOS RECIBIDA Y A LA SEÑAL DE SALIDA DEL BUCLE RESPECTIVAMENTE; ASI COMO UNA SALIDA INDICATIVA DE LA FASE RELATIVA ENTRE SALIDA Y ENTRADA. CONSTA TAMBIEN DE UN RELOJ QUE GENERA UNA SEÑAL DE REFERENCIA, QUE ATRAVIESA DESPUES UN DIVISOR PROGRAMABLE Y MEDIOS DE AJUSTE DE FASE Y FRECUENCIA ACOPLADOS AL RELOJ PARA PRODUCIR UNA SEÑAL DE RELOJ COMPUESTA A LOS QUE SE AÑADE OTRO DIVISOR DE FRECUENCIA. TAMBIEN SE DISPONE DE UN MEDIO DE CONTROL DEL AMCHO DE BANDA ACOPLADO ENTRE EL COMPARADOR DE FASE Y EL MEDIO DE AJUSTE DE FRECUENCIA Y FASE.
MEJORAS EN LOS DISPOSITIVOS PARA TRATAMIENTO DE DATOS.
(01/05/1979). Solicitante/s: FUJITSU LIMITED USAC ELECTRONICS INDUSTRIAL CO. LTD.
Mejoras en los dispositivos para tratamiento de datos, incluyendo una unidad de tratamiento de datos, poniendo un registro de dirección, cuyo número de bits es mayor que N, pero menor que 2N, una memoria y un colector de dirección de N-bit interconectando la unidad de tratamiento de datos y la memoria, caracterizadas porque el contenido del registro de dirección es emitido sobre el colector de dirección en dos etapas, emitiéndose primeramente N bits de orden superior del registro de dirección y después N bits de orden inferior.
