CIP 2015 : H03L 7/18 : utilizando un divisor de frecuencia o un contador en el bucle (H03L 7/20, H03L 7/22 tienen prioridad).

CIP2015HH03H03LH03L 7/00H03L 7/18[3] › utilizando un divisor de frecuencia o un contador en el bucle (H03L 7/20, H03L 7/22 tienen prioridad).

H SECCION H — ELECTRICIDAD.

H03 CIRCUITOS ELECTRONICOS BASICOS.

H03L CONTROL AUTOMATICO, ARRANQUE, SINCRONIZACION O ESTABILIZACION DE GENERADORES DE OSCILACIONES O DE IMPULSOS ELECTRONICOS (de generadores dinamoeléctricos H02P).

H03L 7/00 Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04).

H03L 7/18 · · · utilizando un divisor de frecuencia o un contador en el bucle (H03L 7/20, H03L 7/22 tienen prioridad).

CIP2015: Invenciones publicadas en esta sección.

Linealizador de forma de onda.

(12/06/2019) Una fuente de barrido de frecuencia para un radar FMCW que comprende un sintetizador de frecuencia de bucle de bloqueo de fase, incluyendo el bucle bloqueado en fase: un oscilador controlado por tensión ; medios para generar una primera forma de onda de barrido de frecuencia ; medios para modular el oscilador controlado por tensión con la primera forma de onda de barrido de frecuencia añadida a una señal de corrección de bucle ; una fuente de frecuencia de referencia para generar una salida de frecuencia de referencia; y un medio discriminador de frecuencia/fase para generar una tensión de salida que, por medio de un filtro de bucle , forme la señal de corrección de bucle de manera que controle el oscilador controlado por tensión , teniendo el medio discriminador de frecuencia/fase una primera entrada y…

BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMÁTICAMENTE.

(26/04/2011) Un procedimiento para regular automáticamente la ganancia en un bucle de enganche en fase, PLL , en el cual el PLL comprende un detector de fase, comprendiendo el procedimiento: iniciar un cambio de frecuencia en el funcionamiento del PLL desde una primera frecuencia a una segunda frecuencia; aumentar la ganancia del detector de fase al comienzo del cambio de frecuencia; y reducir la ganancia del detector de fase; determinar una diferencia entre la primera frecuencia y la segunda frecuencia, caracterizado porque el procedimiento comprende adicionalmente: en el cual la determinación de una diferencia entre la primera frecuencia y la segunda frecuencia comprende: recibir en un circuito aditivo-sustractor la señal de la primera frecuencia y la señal de la segunda frecuencia, y proporcionar una señal digital; convertir,…

UN BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMATICAMENTE.

(30/11/2010) Un bucle de enganche de fase, PLL que comprende: un oscilador que proporciona una primera señal de frecuencia; un oscilador de referencia que proporciona una segunda señal de frecuencia; un detector de fase , comprendiendo el detector de fase: una primera entrada del detector de fase (N) acoplada para recibir la primera señal de frecuencia; y una segunda entrada del detector de fase (P) acoplada para recibir la segunda señal de frecuencia; un discriminador de frecuencia configurado para recibir la primera señal de frecuencia y la segunda señal de frecuencia y para proporcionar una primera señal (A) que es proporcional a un error de frecuencia entre la primera señal de frecuencia y la segunda señal de frecuencia; un comparador de ventana acoplado al discriminador de frecuencia , estando configurado…

SINTETIZADORES DE FRECUENCIA PARA SOPORTE DE ESTANDARES DE COMUNICACION DE VOZ Y DE CONEXION EN RED SIN HILOS.

(01/06/2007) A procedimiento de procesado de señales de radiofrecuencia que comprende: generación de una primera forma de onda en un dispositivo de comunicación sin hilos usando un sintetizador de frecuencias que incluye un oscilador controlado por voltaje, en el que la primera forma de onda tiene una frecuencia para su uso con un estándar de comunicación de voz; generación de una segunda forma de onda en el dispositivo de comunicación sin hilos usando el sintetizador de frecuencias, en el que la segunda forma de onda tiene una frecuencia para su uso con un estándar de conexión en red sin hilos; caracterizado porque el procedimiento comprende además las etapas de recepción de la primera forma de onda en medios de…

UN CICLO DE FASE CERRADA.

(01/04/2007) Un mecanismo que comprende: Un ciclo de fase cerrada ; Un primer conjunto de registros para contener los datos definiendo un modo de operación del ciclo de fase cerrada; y medios de acoplamiento para acoplar el primer conjunto de registros al ciclo de fase cerrada para causar lo mismo para operar en un modo definido por los datos contenidos dentro o para recibir datos definiendo un nuevo modo de operación, Caracterizado por: Un segundo conjunto de registros para contener los datos definiendo un modo de operación del ciclo de fase cerrada ; y los medios de acoplamiento siendo organizados para acoplar uno del primer y segundo conjuntos de registros para recibir datos definiendo un nuevo modo de operación…

AJUSTE DIGITAL AFC MEDIANTE DOS RECIPROCOS.

(16/11/2006). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: HOFMANN, LUDWIG.

La presente invención se refiere a un circuito automático de frecuencia (C.A.F) con un oscilador , un sistema de síntesis digital (DDS) hacia el cual se dirige la frecuencia f{sub,xtal} del oscilador como ritmo de reloj y que produce una señal de salida con la frecuencia f{sub,mut}, así como una instalación de comparación de frecuencias (·) que determina una diferencia entre la frecuencia de salida f{sub,mut} de la instalación de síntesis digital y una frecuencia de referencia f{sub,ref} y produce una señal de salida digital S{sub,d} que reproduce la diferencia de frecuencia determinada. La señal de salida digital S{sub,a} es encaminada a continuación a la instalación de síntesis digital com valor de adición. El circuito de ajuste automático de frecuencia permite generar una señal de frecuencia f{sub,mut} de alta precisión y con compensación térmica.

PROCEDIMIENTO Y DISPSOSITIVO DE SINTESIS DE FRECUENCIA MEDIANTE UN BUCLE DE ENGANCHE DE FASE.

(16/11/2006). Ver ilustración. Solicitante/s: ALCATEL. Inventor/es: BURNET, ARNAUD, RIEUBON, SEBASTIEN.

Procedimiento de síntesis de frecuencia por medio de un bucle de enganche de fase, que comprende un comparador de fase, que comprende, especialmente, una etapa de conmutación de un modo de funcionamiento de división frecuencial fraccionaria a un modo de funcionamiento de división frecuencial entera después del transcurso del tiempo de estabilización en funcionamiento del citado bucle, procedimiento caracterizado porque consiste en efectuar la citada conmutación de modos de funcionamiento enmascarando una parte de los impulsos de las señales de referencia (Sref) y de comparación (Scomp) antes de su aplicación a las entradas del comparador de fase.

COMPENSACION DE TEMPERATURA DE UNA REFERENCIA DE CRISTAL USANDO SINTESIS DIGITAL DIRECTA.

(01/07/2000) CIERTAS CARACTERISTICAS OPERATIVAS DE UN CRISTAL SE MIDEN DURANTE UN PROCESO DE VERIFICACION Y NIVELACION. UNA VEZ DETERMINADAS, LA INFORMACION REPRESENTATIVA DE ESTAS CARACTERISTICAS OPERATIVAS SE ALMACENA EN MEMORIA Y SE UTILIZA POR UN CONTROLADOR PARA AUMENTAR UN REGISTRO DE INCREMENTO DE FASE PARA DETERMINAR LA TEMPERATURA AMBIENTE DE LOS CRISTALES POR MEDIO DE UN CIRCUITO DETECTOR DE TEMPERATURA . EL VALOR ALMACENADO EN EL REGISTRO DE INCREMENTO DE FASE SE ENVIA ENTONCES A UN ACUMULADOR DE FASE DONDE LOS SUCESIVOS INCREMENTOS DE FASE SE SUMAN JUNTOS. ESTE VALOR SUMADO SE ENVIA DE VUELTA A UNA TABLA DE CONSULTA SINUSOIDAL DONDE EL VALOR DE FASE INSTANTANEO SE CONVIERTE EN UNA AMPLITUD SINUSOIDAL. FINALMENTE UN CONVERSOR DE DIGITAL A ANALOGICO CONVIERTE LA CORRIENTE DE BITIOS DE AMPLITUD EN SEÑAL ANALOGICA PARA…

CIRCUITO Y METODO DE SINCRONIZACION DE FASE PARA UN BUCLE DE ENGANCHEDE FASE.

(01/06/1999). Ver ilustración. Solicitante/s: MOTOROLA, INC.. Inventor/es: KOSIEC, JEANNIE, HAN, GILLIG, STEVEN, FREDERICK.

CIRCUITO Y METODO DE SINCRONIZACION DE FASE PARA UN BUCLE DE ENGANCHE DE FASE , PERFECCIONADO. CADA SEÑAL DE FRECUENCIA DE REFERENCIA DIVIDIDA Y UNA SEÑAL DE REALIMENTACION SE MANTIENEN EN UN ESTADO PREDETERMINADO. LA SEÑAL DE FRECUENCIA DE REFERENCIA DIVIDIDA SE ACTIVA EN RESPUESTA A LA FASE DE UNA SEÑAL DE FRECUENCIA DE REFERENCIA . SE DETERMINA UNA RELACION DE FASE ENTRE LA SEÑAL DE FRECUENCIA DE REFERENCIA Y UNA SEÑAL DE FRECUENCIA DE SALIDA O . LA SEÑAL DE REALIMENTACION SE ACTIVA EN RESPUESTA A LA ACTIVACION DE LA SEÑAL DE FRECUENCIA DE REFERENCIA DIVIDIDA Y A LA RELACION DE FASE DETERMINADA. LA PRESENTE INVENCION PROPORCIONA CONVENIENTEMENTE UNA SINCRONIZACION DE FASE RAPIDA Y EXACTA PARA EL PLL CON UN MINIMO DE HARDWARE ADICIONAL Y SIN INTRODUCIR ERROR DE FASE EN EL PLL.

SINTETIZADOR DE FRECUENCIA CON BUCLE DE ENCLAVAMIENTO DE FASE DE DIVISION FRACCIONARIA MULTIPLE.

(16/05/1998) SINTETIZADOR DE FRECUENCIA CON BUCLE DE ENCLAVAMIENTO DE FASE DE DIVISION FRACCIONARIA MULTIPLE. COMPRENDE UN BUCLE UNICO DE ENGANCHE DE FASE PILOTADO POR UN RELOJ DE REFERENCIA CONSTITUIDO POR UN OSCILADOR DE TENSION CONTROLADA , UN DIVISOR PROGRAMABLE DE RANGO M VARIABLE, UN COMPARADOR DE FASE Y UN FILTRO DE BUCLE . COMPRENDE TAMBIEN UN NUMERO DETERMINADO N DE ESTRUCTURAS DE DIVISION FRACCIONARIA (61 ... 6N) QUE REALIZAN CADA UNA DE ELLAS UN PASO DE FRECUENCIA PI (5X(1 FREF INFERIOR A LA FRECUENCIA DE REFERENCIA FREF. CADA ESTRUCTURA DE DIVISION FRACCIONARIA ESTA ACOPLADA EN PARALELO CON EL DIVISOR PROGRAMABLE PARA AÑADIR AL RANGO DE DIVISION M UNOS INCREMENTOS FRACCIONARIOS…

PROCEDIMIENTO Y DISPOSITIVO PARA LA TRANSFORMACION DE LA FRECUENCIA DE TENSION.

(01/11/1997). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: HARTWIG, HAGEN, DIPL.-ING.

CON ESTE PROCEDIMIENTO Y ESTE DISPOSITIVO PUEDE REALIZARSE UN TRANSFORMADOR DE FRECUENCIA DE LA TENSION, MUY RAPIDO Y PRECISO, QUE MUESTRA UNA ALTA VARIACION DE LA FRECUENCIA. LA SEÑAL DE SALIDA DISCONTINUA DE UN OSCILADOR (VCO), INTEGRADOR Y REGULADO POR TENSION, ES RETRANSFORMADA EN UNA TENSION CONTINUA MEDIANTE UN DIVISOR DE FRECUENCIA Y ES COMPARADA CON LA TENSION DE ENTRADA (UE). EL RESULTADO DE ESTA COMPARACION SE APLICA PARA LA REGULACION DEL OSCILADOR (VCO) INTEGRADOR Y REGULADO POR TENSION.

PROCESO Y DISPOSITIVO DE CONTROL DE MODO DE FUNCIONAMIENTO DE UN BUCLE DE BLOQUEO DE FASE DIGITAL.

(16/10/1997). Solicitante/s: ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE. Inventor/es: LAFON, JEAN-LUC.

ESTE PROCESO DE CONTROL DE MODO DE FUNCIONAMIENTO DE UN BUCLE DE BLOQUEO DE FASE DIGITAL QUE COMPRENDE UN CONTADOR DE CONTROL DE INCREMENTO O DECREMENTO DE LA FRECUENCIA DE UNA SEÑAL DE RELOJ DIGITAL INTERNA DE ESTE BUCLE, ES TAL QUE, LA SEÑAL DE ENTRADA DE DICHO BUCLE QUE ESTA PRESENTE INTERMITENTEMENTE, COMPRENDE EN ORDEN, LAS SIGUIENTES ETAPAS: NICIO DE PRESENCIA DE DICHA SEÑAL DE ENTRADA, NA ZONA DE RECUENTO DE DICHO CONTADOR QUE TIENE UN VALOR RELATIVAMENTE PEQUEÑO PARA PERMITIR UN ENGANCHE RELATIVAMENTE RAPIDO DE DICHO BUCLE, ECCION DE UNA ZONA DE RECUENTO DE DICHO CONTADOR QUE TIENE UN VALOR RELATIVAMENTE FUERTE, PARA FILTRAR RELATIVAMENTE FUERTEMENTE LAS EVENTUALES VARIACIONES DE FASE DE DICHA SEÑAL DE ENTRADA QUE SE PRODUCEN DURANTE DICHA PRESENCIA, CONSERVANDOSE ESTE ULTIMO AJUSTE HASTA LA PROXIMA DETECCION DE UN INICIO DE PRESENCIA DE LA SEÑAL DE ENTRADA.

SINTETIZADOR DE FRECUENCIA DE CIRCUITO DE SINCRONIZACION DE FASE CON LIMITADOR DURO ACTIVADO POR UN SINTETIZADOR DIGITAL DIRECTO.

(01/03/1997). Solicitante/s: QUALCOMM, INC.. Inventor/es: GILMORE, ROBERT, P.

SE PRESENTA UN SINTETIZADOR DE FRECUENCIA QUE USA UN SINTETIZADOR DIGITAL DIRECTO (DDS) CUYA SEÑAL DE SALIDA SE FILTRA MEDIANTE UN FILTRO DE PASO DE BANDA Y PUEDE SER LIMITADA EN AMPLITUD MEDIANTE UN LIMITADOR PARA REDUCIR EL RUIDO. EN UNA CONFORMACION, EL DDS SE ACOPLA A UN CIRCUITO CERRADO QUE RECIBE LA SEÑAL DE REFERENCIA GENERADA POR EL DDS Y UNA SEÑAL DIVIDIDA POR N PARA GENERAR UNA FRECUENCIA DE SALIDA DETERMINADA POR LA SEÑAL DIVIDIDA POR N. EN UNA SEGUNDA CONFORMACION, EL DDS SE INCORPORA DENTRO DE LA LINEA DE REALIMENTACION DE UN CIRCUITO CERRADO DE FASE QUE TIENE UNA FRECUENCIA DE SALIDA DETERMINADA POR UNA FRECUENCIA DE REFERENCIA DE ENTRADA Y EL TAMAÑO DEL PASO DEL DDS SE CONTROLA MEDIANTE UNA SEÑAL DE CONTROL DE FRECUENCIA. PUEDEN SUMINISTRARSE DIVISORES OPCIONALES EN AMBAS CONFORMACIONES EN LA LINEA DE REALIMENTACION ADEMAS A LA FRECUENCIA DE SALIDA DEL SINTETIZADOR.

SINTETIZADOR DE BUCLE EN FASE CERRADA PARA UTILIZACION EN UN SISTEMA DE COMUNICACIONES TDM.

(16/11/1996). Solicitante/s: NEC CORPORATION. Inventor/es: FUJIWARA, RYUHEI.

SE PROPORCIONA UN INTERRUPTOR ANALOGICO EN UN SINTETIZADOR DE CIRCUITO EN FASE CERRADA (PLL) UTILIZANDO CIRCUITOS DIGITALES DIRECTOS DE SINTETIZADOR (DDS), PARA ABRIR UN PLL. EL PLL SE CIERRA PARA HACER OPERATIVO EL CIRCUITO DDS Y UN DIVISOR DE FRECUENCIA FIJA SITUADO ENTRE UNA RANURA DE TIEMPO EN REPOSO DE CADA ESTRUCTURA MULTIPLEXORA DE DIVISION DEL TIEMPO (TDM). PARA EL RESTO DE LA ESTRUCTURA, EL OSCILADOR DE TENSION CONTROLADA SITUADO EN EL PLL SE MANTIENE EN UN "ESTADO SOSTENIDO".

SISTEMA DE GENERACION DE SEÑAL DE RELOJ.

(16/02/1996) UN RECEPTOR DE TELEVISION INCLUYE UN CIRCUITO DE BLOQUEO DE FASE (PLL) QUE GENERA UNA SEÑAL DE RELOJ (CLK) QUE TIENE UNA FRECUENCIA N VECES LA FRECUENCIA DE LINEA Y QUE ESTA BLOQUEADA EN FASE A LA SEÑAL DE SINCRONIZACION DE LA LINEA HORIZONTAL (HSYNC). LA SEÑAL DE RELOJ PRODUCIDA POR ESTE CIRCUITO DE BLOQUEO DE FASE TIENE UNA FRECUENCIA QUE TIENDE A OSCILAR ENTRE N+1 Y N-1 VECES LA FRECUENCIA DE LINEA. PARA COMPENSAR ESTA OSCILACION EN LA FRECUENCIA DE LA SEÑAL DE RELOJ, UN CIRCUITO DE ALINEAMIENTO DE FASE VA ACOPLADO AL CIRCUITO DE BLOQUEO DE FASE PARA ALINEAR LA FASE DE LA SEÑAL DE RELOJ A LA SEÑAL…

METODO Y DISPOSITIVO DE SINTESIS DE FRECUENCIA.

(16/06/1995) LA PRESENTE INVENCION SE REFIERE A LA SINTESIS DE FRECUENCIA CON UN OSCILADOR CONTROLADO INCLUIDO EN UN BUCLE ENGANCHADO EN FASE (PLL), DONDE LA FRECUENCIA DE LA SEÑAL DE SALIDA ES DIVIDIDA PERIODICAMENTE POR ENTEROS DIFERENTES, DE MODO QUE LA FRECUENCIA ES, EN VALOR MEDIO, DIVIDIDA POR UN VALOR QUE ES IGUAL A UN ENTERO N MAS, O MENOS, UNA FRACCION DE VALOR ABSOLUTO MENOR QUE LA UNIDAD. LA POSICION DE FASE DE LOS PULSOS FORMADOS DE ESTE MODO, SE COMPARA CON LA FASE DE LOS PULSOS DERIVADOS DE UNA SEÑAL DE REFERENCIA CON LOS QUE SE FORMA UNA SEÑAL DE ERROR DE FASE. CON EL FIN DE ELIMINAR VARIACIONES PERIODICAS DE UNA SEÑAL DE OSCILADOR DE CONTROL, COMO RESULTADO DEL JITTER DE FASE, SE AÑADE O RESTA A LA SEÑAL DE ERROR DE FASE, DE FORMA CONOCIDA, UN VALOR DE CORRECCION DEPENDIENTE DE LA MENCIONADA FRACCION NUMERICA. PARA ELIMINAR LA NECESIDAD DE MULTIPLICAR…

SINTETIZADOR DE FRECUENCIA CON COMPENSACION DE PARASITOS.

(16/06/1994). Solicitante/s: MOTOROLA, INC.. Inventor/es: MARTIN, FREDERICK LEE.

UN CIRCUITO SINTETIZADOR CON UNA COMPENSACION ARBOTANTE UTILIZA UNA DIVISION FRACCIONAL EN EL CIRCUITO SINTETIZADOR. DOS ACUMULADORES SON UTILIZADOS PARA DETERMINAR EL VALOR DE DIVISION N, LA CAPACIDAD DE LOS DOS ACUMULADORES ES SELECCIONABLE. UN VALOR DESCENTRADO ES SELECTIVAMENTE INTRODUCIDO EN EL ACUMULADOR EN ORDEN A PRODUCIR UNA FORMA DE ONDA QUE TIENE UN CONTENIDO ARBOTANTE ACEPTABLE.

PROCEDER PARA AVERIGUAR UNA TENSION DE MANDO DE UN OSCILADOR GOBERNADO POR TENSION EN UN CIRCUITO REGLADOR DE FASE.

(16/03/1994) EL CIRCUITO REGLADOR DE FASE ESTA FORMADO A TRAVES LA CONEXION DE SERIE DE UN CONTADOR (ZS),DE UN REGISTRO (R) DE UNA INSTALACION ARITMETICA (AE), DE UN FILTRO DE PASO BAJA FRECUENCIA O DE (TP, PIF) TANTO COMO UN OSCILADOR GOBERNADO POR TENSION (VCO). LAS SEÑALES RITMICAS (ITS) INTERNAS, DIGITALES PRODUCIDAS DEL OSCILADOR (VCO), SE CUENTA EN UN CONTADOR Y EN TIEMPO DETERMINADOS A TRAVES SEÑALES RITMICAS DE INTERVALOS DE TIEMPO (ZTS), SE RECIBE Y ACUMULA LAS CUALES COMO VALOR DEL CONTADOR EN EL REGISTRO (R). LAS SEÑALES RITMICAS DE INTERVALOS DE TIEMPO (ZTS) SE CONSIGUE, POR EJEMPLO POR MEDIO DE UNA INSTALACION DE DIVISIONAR (DIV) DESDE SEÑALES…

DISPOSICION DE CIRCUITO PARA SINCRONIZAR LA FASE DE UNA SEÑAL DE FRECUENCIA DIVIDIDA.

(01/05/1987). Solicitante/s: N.V. PHILIPS' GLOEILAMPENFABRIEKEN.

CIRCUITO PARA SINCRONIZAR LA FASE DE UNA SEÑAL DE FRECUENCIA DIVIDIDA. COMPRENDE: UN OSCILADOR EN UNA SALIDA , QUE SUMINISTRA UNA SEÑAL DE RELOJ QUE ES ALIMENTADA A UNA ENTRADA DE UN DIVISOR DE FRECUENCIA QUE DIVIDE SU FRECUENCIA POR UN NUMERO ENTERO EN SU SALIDA Y EMITE UNA SEÑAL DE FRECUENCIA DIVIDIDA; Y UN GENERADOR DE SEÑAL CON ENTRADAS QUE ES PARTE DE UNA DISPOSICION DE PRIMER COMPARADOR Y QUE CONTIENE UN DETECTOR DE FLANCO Y UN PRIMER CIRCUITO DE RETENCION Y DE MUESTREO , DONDE LA SEÑAL DE SINCRONISMO PROCEDENTE DEL TERMINAL ES ALIMENTADA AL DETECTOR DE FLANCO EN UNA ENTRADA .TIENE APLICACION EN EL CAMPO DE LA ELECTRONICA.

UNA DISPOSICION DE CIERRE EN UN RECIPIENTE DE CUELLO ANCHO.

(01/11/1976). Solicitante/s: KAUTEX-WERKE REINOLD HAGEN.

Resumen no disponible.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .