Dispositivo y procedimiento para mejorar un ancho de banda de acceso a elemento y una operación atómica.

Un dispositivo para mejorar un ancho de banda de acceso a elemento y una operación atómica,

que comprende:

un módulo de comparación (102), una memoria caché (106) y un módulo de distribución (103),

en el que el módulo de comparación (102) está dispuesto para: después de que se reciba una solicitud de búsqueda procedente de un lado de servicio, determinar si una dirección señalada por la solicitud de búsqueda es idéntica a una dirección de elemento almacenada en la memoria caché (106); si son idénticas, y un identificador válido vld es actualmente válido, devolver directamente datos de elemento almacenados en la memoria caché (106) al lado de servicio sin iniciar una solicitud para buscar en una memoria fuera del chip, con el objetivo de reducir el acceso a la memoria fuera del chip; y si no son idénticas, iniciar una solicitud para buscar en la memoria fuera del chip, y procesar, de acuerdo con una regla preestablecida, datos de elemento devueltos por la memoria fuera del chip de tal modo que una operación atómica existente en la actualización de elemento puede realizar una búsqueda sin interrupciones y sin fallos en un proceso de búsqueda de elemento;

la memoria caché (106) está dispuesta para almacenar los datos de elemento y la dirección de elemento; y

el módulo de distribución (103) está dispuesto para identificar si los datos a devolver al lado de servicio son los datos de elemento en la memoria caché (106) o los datos de elemento en la memoria fuera del chip, y devolver a continuación los datos al lado de servicio,

caracterizado por que el módulo de comparación (102) está dispuesto además para determinar, de acuerdo con la primera regla preestablecida, si la dirección señalada por la solicitud de búsqueda es idéntica a la dirección almacenada en la memoria caché (106), comprendiendo cualquiera de los modos siguientes:

modo 1: si un vld correspondiente a una dirección de M bits bajos del primer umbral es completamente válido, y una dirección de N bits altos del segundo umbral es idéntica a la dirección almacenada en la memoria caché (106), devolver datos en la memoria caché (106) al lado de servicio, y no actualizar los datos en la memoria caché (106); si las direcciones no son idénticas, no actualizar los datos en la memoria caché (106) y enviar los datos devueltos por la memoria fuera del chip al lado de servicio;

modo 2: si el vld correspondiente a la dirección de M bits bajos del primer umbral es parcialmente válido, no actualizar los datos en la memoria caché (106) y enviar los datos devueltos por la memoria fuera del chip al lado de servicio; y

modo 3: si el vld correspondiente a la dirección de M bits bajos del primer umbral es inválido, actualizar los datos en la memoria caché (106) y enviar los datos devueltos por la memoria fuera del chip al lado de servicio;

donde tanto M como N son números naturales, y la suma de M y N es una anchura de bits requerida por el lado de servicio.