Aparato para transmitir y recibir una señal y procedimiento de transmisión y recepción de una señal.

Un procedimiento para recibir una señal de difusión, comprendiendo el procedimiento:

recibir (S611) una señal de difusión que incluye una trama de señal y un primer símbolo piloto, P1, en unaparte inicial de la trama de señal, en el cual la trama de señal incluye un segundo símbolo piloto, P2, condatos de señalización de la capa 1, L1, para señalizar símbolos de datos de datos de la tubería de capafísica, PLP, en la trama de señal, en el cual los datos de señalización de L1 incluyen un campo que indica uníndice de un canal actual de frecuencia de radio dentro de la trama de señal;

decorrelacionar (S617) los símbolos de datos y los bits de PLP para llevar un flujo de servicio según unprocedimiento de correlación de símbolos; y

descodificar (S617) los bits de PLP para la corrección anticipada de errores, FEC,

caracterizado porque los datos de señalización de L1 incluyen una parte configurable que se cambia en unaunidad de una supertrama, y una parte dinámica que se cambia en una unidad de la trama de señal, y laparte configurable incluye información para un canal de RF que incluye los datos de PLP en la primera, 1ª,trama de la supertrama, y la parte dinámica incluye información para un identificador que indica un canalinicial de RF de la trama de señal,

en el cual el símbolo P1 tiene una estructura que incluye partes primera, segunda y tercera, en donde lasegunda parte es una parte efectiva del símbolo P1, la primera parte lleva una versión desplazada enfrecuencia de una primera parte de la segunda parte y la tercera parte lleva una versión desplazada enfrecuencia de una segunda parte de la segunda parte.

Aparato para transmitir y recibir una señal y procedimiento de transmisión y recepción de una señal La presente invención se refiere a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal y, más particularmente, a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que sean capaces de mejorar la eficacia de la transmisión de datos.

Debido al desarrollo de una tecnología de difusión digital, los usuarios han recibido una imagen en movimiento de alta definición (HD) . Con el desarrollo continuo de un algoritmo de compresión y un alto rendimiento de hardware, se proporcionará un mejor entorno a los usuarios en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una diversidad de servicios complementarios a los usuarios, así como una señal de vídeo y una señal de audio.

Con el desarrollo de la tecnología de difusión digital, ha aumentado la necesidad de un servicio tal como una señal de vídeo y una señal de audio y ha aumentado gradualmente la cantidad de datos deseada por un usuario, o el número de canales de difusión. El documento “Concepto de DVB-T2”, BBC, Nokia, Terracom, publ. el 4 de junio de 2007, revela un sistema de extensión del estándar de DVB-T2, basado en OFDM, que añade más flexibilidad y una corrección de errores mejorada.

Un objeto de la presente invención es proporcionar un procedimiento para recibir una señal que sea capaz de mejorar la eficacia de la transmisión de datos.

La presente invención se orienta a un procedimiento para recibir una señal, según lo expuesto en la reivindicación 1, que obvia esencialmente uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.

Los dibujos adjuntos, que se incluyen para proporcionar una comprensión adicional de la invención, y que se incorporan en, y forman parte de, esta solicitud, ilustran una o más realizaciones de la invención y, junto con la descripción, sirven para explicar el principio de la invención. En los dibujos:

la FIG. 1 es una vista que muestra una trama de señal para transmitir un servicio;

la FIG. 2 es una vista que muestra la estructura de una primera señal piloto P1 de la trama de señal;

la FIG. 3 es una vista que muestra una ventana de señalización;

la FIG. 4 es una vista esquemática que muestra una realización de un aparato para transmitir una señal;

la FIG. 5 es una vista que muestra un ejemplo de un procesador 110 de entrada;

la FIG. 6 es una vista que muestra una realización de una unidad de codificación y modulación;

la FIG. 7 es una vista que muestra una realización de un formador de tramas;

la FIG. 8 es una vista que muestra un primer ejemplo de una proporción de símbolos cuando los correlacionadores 131a y 131b realizan una correlación de símbolos híbrida;

la FIG. 9 es una vista que muestra un segundo ejemplo de una proporción de símbolos cuando los correlacionadores 131a y 131b realizan una correlación de símbolos híbrida;

la FIG. 10 es una vista que muestra el número de símbolos y el número de bits por palabra de célula según un esquema de correlación de símbolos en una modalidad normal de LDPC;

la FIG. 11 es una vista que muestra otro ejemplo del número de símbolos según un esquema de correlación de símbolos en una modalidad normal de LDPC;

la FIG. 12 es una vista que muestra otro ejemplo del número de símbolos según un esquema de correlación de símbolos en una modalidad normal de LDPC;

la FIG. 13 es una vista que muestra el número de símbolos según un esquema de correlación de símbolos en una modalidad corta de LDPC;

la FIG. 14 es una vista que muestra un ejemplo del número de símbolos según un esquema de correlación de símbolos en una modalidad corta de LDPC;

la FIG. 15 es una vista que muestra otro ejemplo del número de símbolos según un esquema de correlación de símbolos en una modalidad corta de LDPC;

la FIG. 16 es una vista que muestra una realización de cada uno de los correlacionadores 131a y 131b de símbolos mostrados en la FIG. 7;

la FIG. 17 es una vista que muestra otra realización de cada uno de los correlacionadores 131a y 131b de símbolos; la FIG. 18 es una vista que muestra otra realización del correlacionador de símbolos; la FIG. 19 es una vista que muestra otra realización de cada uno de los correlacionadores 131a y 131b de símbolos; la FIG. 20 es una vista que muestra el concepto de entrelazar bits mediante los entrelazadores 1312a y 1312b de bits;

la FIG. 21 es una vista que muestra un primer ejemplo del número de filas y columnas de memorias de los entrelazadores 1312a y 1312b de bits según los tipos de correlacionadores 1315a y 1315b de símbolos; la FIG. 22 es una vista que muestra un segundo ejemplo del número de filas y columnas de las memorias de los entrelazadores 1312a y 1312b de bits según los tipos de correlacionadores 1315a y 1315b de símbolos; la FIG. 23 es un diagrama que muestra el concepto de otra realización de entrelazado de un entrelazador de bits; la FIG. 24 es una vista que muestra otra realización de entrelazado de bits; la FIG. 25 es una vista que muestra otra realización de entrelazado de bits; la FIG. 26 es una vista que muestra el concepto de demultiplexar bits de entrada de los demux 1313a y 1313b; la FIG. 27 es una vista que muestra una realización para demultiplexar un flujo de entrada mediante el demux; la FIG. 28 es una vista que muestra un ejemplo de un tipo de demultiplexación según un procedimiento de correlación de símbolos;

la FIG. 29 es una vista que muestra una realización para demultiplexar un flujo de bits de entrada según un tipo de demultiplexación; la FIG. 30 es una vista que muestra un tipo de demultiplexación que se determina según una tasa de código de una codificación de corrección de errores y un procedimiento de correlación de símbolos;

la FIG. 31 es una vista que muestra un ejemplo para expresar el procedimiento de demultiplexación mediante una ecuación; la FIG. 32 es una vista que muestra un ejemplo para correlacionar un símbolo mediante un correlacionador de símbolos; la FIG. 33 es una vista que muestra un ejemplo de un codificador de señal multitrayectoria; la FIG. 34 es una vista que muestra una realización de un modulador; la FIG. 35 es una vista que muestra una realización de un procesador 160 analógico; la FIG. 36 es una vista que muestra una realización de un aparato de recepción de señales que puede recibir una trama de señal; la FIG. 37 es una vista que muestra una realización de un receptor de señales; la FIG. 38 es una vista que muestra una realización de un demodulador; la FIG. 39 es una vista que muestra un descodificador de señal multitrayectoria; la FIG. 40 es una vista que muestra una realización de un analizador sintáctico de tramas; la FIG. 41 es una vista que muestra una realización de cada uno de los decorrelacionadores 247a y 247p de símbolos;

la FIG. 42 es una vista que muestra otra realización de cada uno de los decorrelacionadores 247a y 247p de símbolos; la FIG. 43 es una vista que muestra otra realización de cada uno de los decorrelacionadores 247a y 247p de símbolos;

la FIG. 44 es una vista que muestra otra realización de cada uno de los decorrelacionadores 247a y 247p de símbolos; la FIG. 45 es una vista que muestra una realización para multiplexar un subflujo demultiplexado;

la FIG. 46 es una vista que muestra un ejemplo de una unidad de descodificación y demodulación; la FIG. 47 es una vista que muestra una realización de un procesador de salida; la FIG. 48 es una vista que muestra otra realización de un aparato de transmisión de señales para transmitir una trama de señal;

la FIG. 49 es una vista que muestra otra realización de un aparato de recepción de señales para recibir una trama de señal; la FIG. 50 es una vista que muestra una realización de la estructura de una primera señal piloto; la FIG. 51 es una vista que muestra una realización para detectar una señal de preámbulo mostrada en la FIG. 50 y estimar un desfase de sincronismo y un desfase de frecuencia; la FIG. 52 es una vista que muestra otra realización de la estructura de la primera señal piloto; la FIG. 53 es una vista que... [Seguir leyendo]

1. Un procedimiento para recibir una señal de difusión, comprendiendo el procedimiento:

recibir (S611) una señal de difusión que incluye una trama de señal y un primer símbolo piloto, P1, en una parte inicial de la trama de señal, en el cual la trama de señal incluye un segundo símbolo piloto, P2, con datos de señalización de la capa 1, L1, para señalizar símbolos de datos de datos de la tubería de capa física, PLP, en la trama de señal, en el cual los datos de señalización de L1 incluyen un campo que indica un índice de un canal actual de frecuencia de radio dentro de la trama de señal;

decorrelacionar (S617) los símbolos de datos y los bits de PLP para llevar un flujo de servicio según un procedimiento de correlación de símbolos; y descodificar (S617) los bits de PLP para la corrección anticipada de errores, FEC, caracterizado porque los datos de señalización de L1 incluyen una parte configurable que se cambia en una unidad de una supertrama, y una parte dinámica que se cambia en una unidad de la trama de señal, y la parte configurable incluye información para un canal de RF que incluye los datos de PLP en la primera, 1ª, trama de la supertrama, y la parte dinámica incluye información para un identificador que indica un canal inicial de RF de la trama de señal, en el cual el símbolo P1 tiene una estructura que incluye partes primera, segunda y tercera, en donde la segunda parte es una parte efectiva del símbolo P1, la primera parte lleva una versión desplazada en frecuencia de una primera parte de la segunda parte y la tercera parte lleva una versión desplazada en frecuencia de una segunda parte de la segunda parte.

2. El procedimiento de la reivindicación 1, en el cual el símbolo P1 incluye información para señalizar el símbolo P2 y el símbolo P2 incluye información para señalizar los datos de PLP.

3. El procedimiento de la reivindicación 1, en el cual los datos de PLP se multiplexan sobre un número natural, N, de frecuencias mediante las cuales ha de transmitirse la trama de señal formada; cuando N>1, la trama de señal tiene una estructura del sistema de Segmentación de Tiempo-Frecuencia, TFS.

4. El procedimiento de la reivindicación 1, en el cual el símbolo P1 tiene un tamaño de una transformación rápida de Fourier, FFT, para los símbolos de datos de los datos de PLP.

5. El procedimiento de la reivindicación 1, en el cual la decorrelación de los símbolos de datos y los bits de PLP comprende:

multiplexar los bits con los cuales se decorrelacionan los símbolos de datos y emitir los bits multiplexados en un orden distinto a un orden de los bits decorrelacionados según el procedimiento de correlación de símbolos, o una tasa de código de la FEC; y desentrelazar los bits emitidos de los bits de PLP.

6. El procedimiento de la reivindicación 1, en el cual los datos de señalización de L1 incluyen una señal de señalización previa de L1 para descodificar una señal de señalización posterior de L1 y la señal de señalización posterior de L1 para descodificar los símbolos de datos.

7. El procedimiento de la reivindicación 6, en el cual la parte configurable incluye información del patrón piloto que indica un patrón del patrón piloto dispersado para un símbolo de datos.

8. El procedimiento de la reivindicación 1, en el cual los datos de señalización de L1 incluyen información de modulación de PLP que indica el procedimiento de correlación de símbolos usado por los datos de PLP asociados.

9. El procedimiento de la reivindicación 1, en el cual los datos de señalización de L1 incluyen información de tasa de código de PLP que indica una tasa de código usada por los datos de PLP asociados.

10. El procedimiento de la reivindicación 6, en el cual la parte dinámica incluye información de trama de índice, que es un índice de una trama de señal dentro de la supertrama.

11. El procedimiento de la reivindicación 6, en el cual la parte dinámica incluye un número de bloque de PLP que indica un número de bloques de FEC incluidos en los datos de PLP.

12. El procedimiento de la reivindicación 6, en el cual la parte dinámica incluye información de inicio de PLP que indica una posición de inicio para datos de PLP dentro de la trama de señal.