Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.

Un método para recibir una señal de radiodifusión, el método que comprende:

recibir (S611) una señal de radiodifusión que incluye una trama de señal y un primer símbolo piloto, P1, en una parte inicial de la trama de señal, en el que la trama de señal incluye un segundo símbolo piloto, P2, que tiene los datos de señalización de la capa 1, L1, para señalizar los símbolos de datos de los datos de la conducción de capa física, PLP, en la trama de señal, y en el que los datos de señalización de L1 incluyen un campo que indica un índice de un canal de radiofrecuencia actual dentro de la trama de señal.

desasignar (S617) los símbolos de datos a los bits de PLP para transportar una secuencia de servicio de acuerdo con un método de asignación de símbolos; y

descodificar (S617) los bits de PLP para corrección de errores sin canal de retorno, FEC,

caracterizado porque los datos de señalización de L1 incluyen una parte configurable que se cambia en unidad de una supertrama y una parte dinámica que se cambia en unidad de la trama de señal, y la parte configurable incluye información de un canal de RF que incluye los datos de PLP en la primera, 1ª, trama de la supertrama, y la parte dinámica incluye información para un identificador que indica un canal de RF inicial de la trama de señal.

Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.

La presente invención se refiere a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, y más concretamente, a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficacia de transmisión de datos.

Según se ha desarrollado la tecnología de radiodifusión digital, los usuarios han recibido una imagen en movimiento de alta definición (HD) . Con el desarrollo continuo de un algoritmo de compresión y un alto rendimiento de los componentes físicos, se proporcionará un mejor entorno a los usuarios en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de radiodifusión digital y proporcionar una diversidad de servicios complementarios a los usuarios así como una señal de vídeo y una señal de audio.

Con el desarrollo de la tecnología de radiodifusión digital, se aumenta un requisito de un servicio tal como una señal de vídeo y una señal de audio y el tamaño de datos deseado por un usuario o el número de canales de radiodifusión se aumenta gradualmente. El documento “concepto DVB-T2”, BBC, Nokia, Terracom, publ. el 4 de junio de 2007, revela un sistema de extensión del estándar DVB-T2, basado en OFDM, que añade más flexibilidad y corrección de error mejorada.

Un objetivo de la presente invención es proporcionar un método para recibir una señal, el cual es capaz de mejorar la eficiencia de transmisión de datos.

La presente invención propone de esta manera un método para recibir una señal como se expone en la reivindicación 1, el cual obvia considerablemente uno o más problemas debidos a limitaciones y desventajas de la técnica relacionada.

Los dibujos anexos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan en y constituyen una parte de, esta solicitud, ilustran una realización (es) de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:

La FIG. 1 es una vista que muestra una trama de señal para transmitir un servicio;

La FIG. 2 es una vista que muestra la estructura de una primera señal piloto P1 de la trama de señal;

La FIG. 3 es una vista que muestra una ventana de señalización;

La FIG. 4 es una vista esquemática que muestra una realización de un aparato para transmitir una señal;

La FIG. 5 es una vista que muestra un ejemplo de un procesador 110 de entrada;

La FIG. 6 es una vista que muestra una realización de una unidad de codificación y modulación;

La FIG. 7 es una vista que muestra una realización de un formador de tramas;

La FIG. 8 es una vista que muestra un primer ejemplo de una relación de símbolos cuando los asignadores 131a y 131b realizan una asignación de símbolos híbrida;

La FIG. 9 es una vista que muestra un segundo ejemplo de una relación de símbolos cuando los asignadores 131a y 131b realizan una asignación de símbolos híbrida;

La FIG. 10 es una vista que muestra el número de símbolos y el número de bits por palabra de celda de acuerdo un esquema de asignación de símbolos en un modo normal de LDPC;

La FIG. 11 es una vista que muestra otro ejemplo del número de símbolos de acuerdo con un esquema de asignación de símbolos en un modo normal de LDPC;

La FIG. 12 es una vista que muestra otro ejemplo del número de símbolos de acuerdo con un esquema de asignación de símbolos en un modo normal de LDPC;

La FIG. 13 es una vista que muestra el número de símbolos de acuerdo con un esquema de asignación de símbolos en un modo corto de LDPC;

La FIG. 14 es una vista que muestra un ejemplo del número de símbolos de acuerdo con un esquema de asignación de símbolos en un modo corto de LDPC;

La FIG. 15 es una vista que muestra otro ejemplo del número de símbolos de acuerdo con un esquema de asignación de símbolos en un modo corto de LDPC;

La FIG. 16 es una vista que muestra una realización de cada uno de los asignadores de símbolos 131a y 131b mostrados en la FIG. 7;

La FIG. 17 es una vista que muestra otra realización de cada uno de los asignadores de símbolos 131a y 131b; La FIG. 18 es una vista que muestra otra realización del asignador de símbolos; La FIG. 19 es una vista que muestra otra realización de cada uno de los asignadores de símbolos 131a y 131b; La FIG. 20 es una vista que muestra el concepto de intercalado de bits mediante los intercaladores de bits 1312a y 1312b;

La FIG. 21 es una vista que muestra un primer ejemplo del número de filas y columnas de memorias de los intercaladores de bits 1312a y 1312b de acuerdo con los tipos de asignadores de símbolos 1315a y 1315b; La FIG. 22 es una vista que muestra un segundo ejemplo del número de filas y columnas de las memorias de los intercaladores de bits 1312a y 1312b de acuerdo con los tipos de asignadores de símbolos 1315a y 1315b; La FIG. 23 es un diagrama que muestra el concepto de otra realización de intercalado de un intercalador de bits; La FIG. 24 es una vista que muestra otra realización de intercalado de bits; La FIG. 25 es una vista que muestra otra realización de intercalado de bits; La FIG. 26 es una vista que muestra el concepto de demultiplexación de bits de entrada de los demultiplexores 1313a y 1313b;

La FIG. 27 es una vista que muestra una realización de demultiplexar una secuencia de entrada mediante el demultiplexor; La FIG. 28 es una vista que muestra un ejemplo de un tipo de demultiplexación de acuerdo con un método de asignación de símbolos;

La FIG. 29 es una vista que muestra una realización de demultiplexar una secuencia de bits de entrada de acuerdo con un tipo de demultiplexación; La FIG. 30 es una vista que muestra un tipo de demultiplexación que se determina de acuerdo con una tasa de código de una codificación de corrección de errores y un método de asignación de símbolos;

La FIG. 31 es una vista que muestra un ejemplo para expresar el método de demultiplexación mediante una ecuación; La FIG. 32 es una vista que muestra un ejemplo de asignar un símbolo mediante un asignador de símbolos; La FIG. 33 es una vista que muestra un ejemplo de un codificador de señal multitrayecto; La FIG. 34 es una vista que muestra una realización de un modulador; La FIG. 35 es una vista que muestra una realización de un procesador analógico 160; La FIG. 36 es una vista que muestra una realización de un aparato de recepción de señales capaz de recibir una trama de señal; La FIG. 37 es una vista que muestra una realización de un receptor de señales; La FIG. 38 es una vista que muestra una realización de un demodulador; La FIG. 39 es una vista que muestra un descodificador de señal multitrayecto; La FIG. 40 es una vista que muestra una realización de un analizador sintáctico de tramas; La FIG. 41 es una vista que muestra una realización de cada uno de los desasignadores de símbolos 247a y 247p; La FIG. 42 es una vista que muestra otra realización de cada uno de los desasignadores de símbolos 247a y 247p; La FIG. 43 es una vista que muestra otra realización de cada uno de los desasignadores de símbolos 247a y 247p; La FIG. 44 es una vista que muestra otra realización de cada uno de los desasignadores de símbolos 247a y 247p; La FIG. 45 es una vista que muestra una realización para multiplexar una subsecuencia demultiplexada; La FIG. 46 es una vista que muestra un ejemplo de una unidad de descodificación y demodulación;

La FIG. 47 es una vista que muestra una realización de un procesador de salida;

La FIG. 48 es una vista que muestra otra realización de un aparato de transmisión de señales para transmitir una trama de señal; La FIG. 49 es una vista que muestra otra realización de un aparato de recepción de señales para recibir una trama de señal; La FIG. 50 es una vista que muestra una realización de la estructura de una primera señal piloto; La FIG. 51 es una vista que muestra una realización para detectar una señal de preámbulo mostrada en la FIG. 50 y estimar un desfase de temporización y un desfase de frecuencia; La FIG. 52 es una vista que muestra otra realización de la estructura de la primera señal piloto; La FIG. 53 es una vista que muestra una realización para detectar la primera... [Seguir leyendo]

1. Un método para recibir una señal de radiodifusión, el método que comprende:

recibir (S611) una señal de radiodifusión que incluye una trama de señal y un primer símbolo piloto, P1, en una parte inicial de la trama de señal, en el que la trama de señal incluye un segundo símbolo piloto, P2, que tiene los datos de señalización de la capa 1, L1, para señalizar los símbolos de datos de los datos de la conducción de capa física, PLP, en la trama de señal, y en el que los datos de señalización de L1 incluyen un campo que indica un índice de un canal de radiofrecuencia actual dentro de la trama de señal.

desasignar (S617) los símbolos de datos a los bits de PLP para transportar una secuencia de servicio de acuerdo con un método de asignación de símbolos; y descodificar (S617) los bits de PLP para corrección de errores sin canal de retorno, FEC, caracterizado porque los datos de señalización de L1 incluyen una parte configurable que se cambia en unidad de una supertrama y una parte dinámica que se cambia en unidad de la trama de señal, y la parte configurable incluye información de un canal de RF que incluye los datos de PLP en la primera, 1ª, trama de la supertrama, y la parte dinámica incluye información para un identificador que indica un canal de RF inicial de la trama de señal.

2. El método de la reivindicación 1, en el que el símbolo P1 tiene una estructura que incluye una primera, segunda y tercera partes, en el que la segunda parte es una parte efectiva del símbolo P1, la primera parte transporta la versión desplazada en frecuencia de una primera parte de la segunda parte y la tercera parte transporta la versión desplazada en frecuencia de una segunda parte de la segunda parte.

3. El método de la reivindicación 1, en el que el símbolo P1 incluye información para señalizar el símbolo P2 y el símbolo P2 incluye información para señalizar los datos de la PLP.

4. El método de la reivindicación 1, en el que los datos de la PLP se multiplexan sobre un número natural, N, de frecuencias a través del cual la trama de señal construida va a ser transmitida, cuando N>1, la trama de señal tiene una estructura de sistema de Desplazamiento de Tiempo-Frecuencia, TFS.

5. El método de la reivindicación 1, en el que el símbolo P1 tiene un tamaño de una transformada rápida de Fourier, FFT, para los símbolos de datos de los datos de la PLP.

6. El método de la reivindicación 1, en el que la desasignacion de los símbolos de datos a los bits de la PLP comprende:

multiplexar bits a los que se desasignan los símbolos de datos y sacar los bits multiplexados en diferente orden de un orden de los bits desasignados; y el desintercalado de bits de los bits sacados a los bits de la PLP.

7. El método de la reivindicación 6, en el que los bits multiplexados se sacan en orden diferente de un orden de los bits desasignados de acuerdo con o bien una tasa de código de una corrección de errores sin canal de retorno, FEC, o bien el método de asignación de símbolos.

8. El método de la reivindicación 1, en el que la información de L1 incluye una señal de preseñalización de L1 para descodificar una señal de señalización posterior de L1 y la señal de señalización posterior de L1 para descodificar los símbolos de datos.

9. El método de la reivindicación 8, en el que la parte configurable incluye información de patrón piloto que indica un patrón del patrón piloto disperso para un símbolo de datos.

10. El método de la reivindicación 1, en el que los datos de señalización de L1 incluyen información de modulación de la PLP que indica que el método de asignación de símbolos usado mediante los datos de la PLP asociados.

11. El método de la reivindicación 1, en el que los datos de señalización de L1 incluyen información de la tasa de código de la PLP que indica una tasa de código usada mediante los datos de la PLP asociados.

12. El método de la reivindicación 8, en el que la parte dinámica incluye información de índice de trama que es un índice de una trama de señal dentro de la supertrama.

13. El método de la reivindicación 8, en el que la parte dinámica incluye un número de bloques de la PLP que indica un número de bloques de FEC incluido en los datos de la PLP.

14. El método de la reivindicación 8, en el que la parte dinámica incluye información de inicio de la PLP que indica una posición de inicio para los datos de la PLP dentro de la trama de señal.