DISPOSITIVO DE SEMICONDUCTOR CASCADABLE PARA LA SUPERVISION DE LA CARGA DE UN CONDENSADOR.

Un aparato semiconductor (CI1; CI2) para controlar transistores de derivación (TR11-15;

TR21-25) para cargar uniformemente una pluralidad de condensadores (C11-15; C21-25), la pluralidad de condensadores conectados en serie y provistos de corriente continua de carga (VB), comprendiendo el aparato semiconductor (CI1; CI2) circuitos monitores en paralelo (CI1; CI2) configurados cada uno para controla un transistor correspondiente de los transistores (TR11-15; TR21-25) que pone en derivación, si la tensión del condensador correspondiente de los condensadores (C11-15; C21-25) excede una tensión de referencia predeterminada, la corriente continua de carga proporcionada al condensador correspondiente (C11-15; C21-25); y

una pluralidad de terminales de control (CON1-12) para conectar en cadena margarita otro o más aparatos semiconductores (CI1; CI2) a un lado de alta tensión y/o un lado de baja tensión del aparato semiconductor (CI1; CI2),

el aparato semiconductor (CI1; CI2) caracterizado porque comprende, entre la pluralidad de terminales de control (CON1-12):

terminales de control de salida del lado de alta tensión (CON1) para generar una señal hacia otro de los aparatos semiconductores en el lado de alta tensión, los terminales de control (CON1) conectados a un transistor de canal N de drenador abierto (M12);

terminales de control de entrada del lado de alta tensión (CON5) para introducir una señal procedente de otro de los aparatos semiconductores (CI1; CI2) en el lado de alta tensión, los terminales de control (CON5) conectados a una línea de energía negativa (Vss) por una resistencia alta (R13) y un inversor (M13);

terminales de control de salida del lado de baja tensión (CON8) para generar una señal hacia otro de los aparatos semiconductores (CI1; CI2) en el lado de baja tensión, los terminales de control (CON8) conectados a un drenador abierto de un transistor de canal P (M25); y

terminales de control de entrada del lado de baja tensión (CON12) para introducir una señal procedente de otro de los aparatos semiconductores (CI1; CI2) en el lado de baja tensión, los terminales de control (CON12) conectados a una línea de energía positiva (Vdd) por una resistencia alta (R21) y a un inversor (M21); y

porque cuando el transistor de drenador abierto de canal N, al que están conectados los terminales de control de salida del lado de alta tensión (CON1), está encendido, los terminales de control de salida del lado de alta tensión (CON1) están en el nivel negativo de la fuente de alimentación (Vss) y, en respuesta a una señal de nivel bajo en cada terminal de control de salida del lado de alta tensión (CON1) un terminal de control de entrada del lado de baja tensión correspondiente (CON12) de otro de los aparatos semiconductores está en el nivel bajo, circula una pequeña corriente a través de la resistencia alta (R21) conectada al nivel positivo de la fuente de alimentación, siendo introducida en el inversor (M21) una señal de nivel bajo, la señal de nivel bajo transmitida a otro de los aparatos semiconductores, el transistor de drenador abierto de canal N al que el terminal de control de salida de lado de alta tensión enciende

Dispositivo de semiconductor cascadable para la supervisión de la carga de un condensador.

1. Campo de la invención

La presente invención se refiere en general a un aparato semiconductor para cargar un condensador, y más particularmente, a un aparato semiconductor en el que están integrados múltiples circuitos monitores en paralelo para cargar uniformemente múltiples condensadores eléctricos de doble capa conectados en serie.

2. Descripción de la técnica relacionada

Un condensador eléctrico de doble capa puede cargarse más rápidamente que una batería de acumuladores. Además, un condensador eléctrico de doble capa puede almacenar más energía que una batería de acumuladores. Como la tensión nominal de un condensador eléctrico de doble capa es aproximadamente 2,7 V, si se requiere una tensión más alta, se usan múltiples condensadores conectados en serie.

En caso de que los múltiples condensadores conectados estén cargados, la carga desigual de condensadores debida a la diversidad de capacitancia de cada condensador, autocarga y autodescarga.

Para resolver el problema anterior se usa un circuito denominado "monitor en paralelo" para cargar uniformemente múltiples condensadores.

La Fig. 4 es un diagrama de circuito que muestra una parte de un circuito monitor en paralelo desvelado en la solicitud de patente japonesa abierta a consulta por el público No. 2000-050495.

El mismo monitor en paralelo que se muestra en la Fig. 4 se proporciona a cada uno de los múltiples condensadores conectados en serie. El monitor en paralelo se describe más adelante con referencia a la Fig. 4.

El circuito monitor en paralelo mostrado en la Fig. 4 incluye tensiones de referencia Vr1 y Vr2, un circuito comparador CMP para comparar la tensión de un condensador C1 con la tensión de referencia Vr1 o Vr2, conmutadores S1 y S2 para conmutar las tensiones de referencia Vr1 o Vr2, un transistor Tr1 para poner en derivación la corriente de carga que circula por el condensador C1, y un circuito de control de conmutadores para controlar los conmutadores S1 y S2 de acuerdo con la salida del circuito comparador CMP.

La tensión de referencia Vr1 se establece en 3 V, que es la tensión de plena carga del condensador C1, y la tensión de referencia Vr2 se establece en 0,8 V, que es menos que la tensión de plena carga del condensador C1. En la fase inicial de carga, el conmutador S1 está conectado a la tensión de referencia Vr2. Cuando la tensión del condensador C1 se incrementa hasta 0,8 V, la salida del circuito comparador CMP se invierte, y enciende el transistor Tr1. Cuando el transistor Tr1 está encendido, el condensador C1 se descarga, y la constante de tiempo de la descarga es determinada por el componente de resistencia del circuito incluyendo el transistor Tr1. El circuito de control de conmutadores monitoriza las salidas de todos los circuitos comparadores CMP. Mientras el condensador C1 está descargado, si la tensión de carga de otro condensador se incrementa hasta la tensión de referencia de 0,8 V, el conmutador S1 es conmutado a la tensión de referencia Vr1, y se descarga el modo de derivación. Los condensadores se cargan hasta la tensión de plena carga de 3 V.

Como se describió anteriormente, la cantidad de circuitos monitores en paralelo requeridos es igual al número de condensadores que están conectados en serie. La escala de todos los circuitos monitores en paralelo se vuelve grande. Sin embargo, los circuitos monitores en paralelo convencionales no se han integrado en un aparato semiconductor sino que se han ensamblado usando componentes discretos. La escala de los circuitos monitores en paralelo es grande, y su coste es elevado. La integración de los circuitos monitores en paralelo es deseable para resolver el problema anterior.

Sin embargo, la cantidad de condensadores conectados en serie depende de su aplicación. No resulta práctico diseñar y fabricar un aparato semiconductor en el que esté integrado el número adecuado de circuitos monitores en paralelo para cada aplicación.

Tampoco es ventajoso realizar un aparato semiconductor en el que sólo esté integrado un circuito monitor en paralelo.

Para resolver el problema anterior, en un aparato semiconductor IC1 están integrados de cinco a diez circuitos monitores en paralelo (cinco en el caso de la Fig. 1) como se muestra en la Fig. 1. Si hay más condensadores que circuitos monitores en paralelo integrados en un aparato semiconductor que han de ser cargados, los aparatos semiconductores están dispuestos en cascada tanto como sea necesario. Según las disposiciones anteriores, puede integrarse un número razonable de circuitos monitores en paralelo en un aparato semiconductor para incrementar la eficiencia de integración y reducir en consecuencia el coste de los circuitos monitores en paralelo.

Incluso en el caso en que múltiples circuitos monitores en paralelo estén integrados en un aparato semiconductor (denominado en lo sucesivo circuito integrado (CI) monitor), el circuito de control para monitorizar la salida del circuito comparador CMP y para conmutar las tensiones de referencia es configurado por una CPU, por ejemplo, y el circuito de control normalmente está separado del aparato semiconductor como se muestra en la Fig. 4.

En el caso de múltiples CIs monitores dispuestos en cascada (dos en el caso de la Fig. 1), la tensión aplicada a las tensiones de la fuente de alimentación Vdd (positiva) y Vss (negativa) de cada CI monitor puede ser diferente. Como resultado, el nivel de tensión de las líneas de señal para intercambiar señales con el circuito de control puede diferir para cada CI monitor. Es imposible conectar directamente el circuito de control y todos los CIs monitores.

Este problema puede resolverse mediante una técnica en la que se realiza cableado entre el circuito de control y el CI1 monitor, cuya tensión de la fuente de alimentación negativa Vss es común a la tensión de la fuente de alimentación negativa Vss del circuito de control, y el CI1 monitor cambia el nivel de tensión de la señal de control, y la línea de la señal de control está conectada del terminal del CI1 monitor al terminal del CI2 monitor como se muestra en la Fig. 1. Esta técnica de conexión se denomina conexión en cadena margarita.

Sin embargo, como resulta evidente a partir de la Fig. 1, como la tensión de la fuente de alimentación positiva Vdd del CI1 monitor es la tensión de la fuente de alimentación negativa Vss del CI2 monitor, la tensión entre la tensión de la fuente de alimentación positiva Vss del CI1 monitor y la tensión de la fuente de alimentación positiva Vdd del CI2 monitor se aplica a los terminales CON1 a CON12 que conectan el CI1 monitor y el CI2 monitor. Como resultado, el CI1 monitor y el CI2 monitor han de tener una tensión no disruptiva el doble de alta que la tensión de la fuente de alimentación del CI monitor en el caso en que un CI monitor cargue un condensador. Como un transistor de tensión no disruptiva alto es mayor que un transistor de tensión no disruptiva baja, se incrementa el tamaño y el coste del chip del CI monitor.

El documento US-A-5998969 desvela un aparato semiconductor para controlar transistores de derivación para cargar uniformemente una pluralidad de condensadores, la pluralidad de condensadores conectados en serie y provistos de corriente continua de carga (VB), comprendiendo el aparato semiconductor circuitos monitores en paralelo, configurados cada uno para controlar uno de los transistores correspondiente que pone en derivación, si la tensión de uno de los condensadores correspondiente excede una tensión de referencia predeterminada, la corriente continua de carga proporcionada al condensador correspondiente; y una pluralidad de terminales de control para conectar en cadena margarita otro o más aparatos semiconductores a un lado de alta tensión y/o un lado de baja tensión del aparato semiconductor.

El documento US-B-6240101 desvela una disposición en cascada de conexión en cadena margarita bidireccional de repetidores de red. Cada repetidor superpuesto tiene dos puertos de actividad, incluyendo una entrada y una salida, que están conectados en cadena margarita a los puertos de actividad de otros repetidores de la pila. Los dos puertos de actividad se conectan al siguiente repetidor por encima y al siguiente repetidor por debajo en la pila. Cada repetidor examina sus puertos de red local para determinar si alguno está introduciendo datos en el repetidor. De este modo, la salida del puerto de actividad indica cuándo un puerto...

1. Un aparato semiconductor (CI1; CI2) para controlar transistores de derivación (TR11-15; TR21-25) para cargar uniformemente una pluralidad de condensadores (C11-15; C21-25), la pluralidad de condensadores conectados en serie y provistos de corriente continua de carga (VB), comprendiendo el aparato semiconductor (CI1; CI2) circuitos monitores en paralelo (CI1; CI2) configurados cada uno para controla un transistor correspondiente de los transistores (TR11-15; TR21-25) que pone en derivación, si la tensión del condensador correspondiente de los condensadores (C11-15; C21-25) excede una tensión de referencia predeterminada, la corriente continua de carga proporcionada al condensador correspondiente (C11-15; C21-25); y

una pluralidad de terminales de control (CON1-12) para conectar en cadena margarita otro o más aparatos semiconductores (CI1; CI2) a un lado de alta tensión y/o un lado de baja tensión del aparato semiconductor (CI1; CI2),

el aparato semiconductor (CI1; CI2) caracterizado porque comprende, entre la pluralidad de terminales de control (CON1-12):

terminales de control de salida del lado de alta tensión (CON1) para generar una señal hacia otro de los aparatos semiconductores en el lado de alta tensión, los terminales de control (CON1) conectados a un transistor de canal N de drenador abierto (M12);

terminales de control de entrada del lado de alta tensión (CON5) para introducir una señal procedente de otro de los aparatos semiconductores (CI1; CI2) en el lado de alta tensión, los terminales de control (CON5) conectados a una línea de energía negativa (Vss) por una resistencia alta (R13) y un inversor (M13);

terminales de control de salida del lado de baja tensión (CON8) para generar una señal hacia otro de los aparatos semiconductores (CI1; CI2) en el lado de baja tensión, los terminales de control (CON8) conectados a un drenador abierto de un transistor de canal P (M25); y

terminales de control de entrada del lado de baja tensión (CON12) para introducir una señal procedente de otro de los aparatos semiconductores (CI1; CI2) en el lado de baja tensión, los terminales de control (CON12) conectados a una línea de energía positiva (Vdd) por una resistencia alta (R21) y a un inversor (M21); y

porque cuando el transistor de drenador abierto de canal N, al que están conectados los terminales de control de salida del lado de alta tensión (CON1), está encendido, los terminales de control de salida del lado de alta tensión (CON1) están en el nivel negativo de la fuente de alimentación (Vss) y, en respuesta a una señal de nivel bajo en cada terminal de control de salida del lado de alta tensión (CON1) un terminal de control de entrada del lado de baja tensión correspondiente (CON12) de otro de los aparatos semiconductores está en el nivel bajo, circula una pequeña corriente a través de la resistencia alta (R21) conectada al nivel positivo de la fuente de alimentación, siendo introducida en el inversor (M21) una señal de nivel bajo, la señal de nivel bajo transmitida a otro de los aparatos semiconductores, el transistor de drenador abierto de canal N al que el terminal de control de salida de lado de alta tensión enciende.

2. Un aparato semiconductor según la reivindicación 1, en el que el transistor de canal P (M25) del terminal de control de salida del lado de baja tensión (CON8) y el transistor de canal N (M12) del terminal de control de salida del lado de alta tensión (CON1) tienen tensión no disruptiva el doble de alta o más que la tensión de la fuente de alimentación del aparato semiconductor (CI1; CI2).

3. Un aparato semiconductor según la reivindicación 1, en el que el transistor de canal P (M25) del terminal de control de salida del lado de baja tensión (CON8) y el transistor de canal N (M12) del terminal de control de salida del lado de alta tensión (CON1) tienen tensión no disruptiva el doble de alta o más que la tensión de la fuente de alimentación del aparato semiconductor (CI1; CI2); y el inversor (M21) está construido por un transistor del cual sólo la película dieléctrica de la puerta se realiza gruesa.

4. Un aparato semiconductor según la reivindicación 1, en el que al menos uno del componente de resistencia alta (R21) del terminal de contacto de entrada del lado de alta tensión (CON5), el componente de resistencia alta (R21) del terminal de contacto de entrada del lado de baja tensión (CON12), o ambos son reemplazados por el drenador y la fuente de un transistor de empobrecimiento de canal N.

5. Un aparato semiconductor según la reivindicación 1, en el que en el caso en que el drenador abierto del transistor de canal N (M12) del terminal de control de salida del lado de alta tensión (CON1) está apagado, el terminal de control de salida del lado de alta tensión (CON1) se vuelve al nivel de tensión de la fuente de alimentación positiva de un aparato semiconductor del lado de alta tensión (CI1; CI2) siendo elevado hasta el nivel de tensión de la fuente de alimentación positiva por un componente de resistencia alta.

6. Un aparato semiconductor según la reivindicación 1, en el que en el caso en que el drenador abierto del transistor de canal P (M25) del terminal de control de salida del lado de baja tensión (CON8) está encendido, el terminal de control de salida del lado de baja tensión (CON8) se vuelve a la tensión de la fuente de alimentación positiva del aparato semiconductor (CI1; CI2); y

en el caso en que se introduce una señal alta en el terminal de contacto de entrada del lado de alta tensión (CON5), circula una pequeña corriente a través del componente de resistencia alta conectado a la fuente de alimentación negativa (Vss) del aparato semiconductor (CI1; CI2), y se introduce una señal alta en la entrada del inversor (M21).

7. Un aparato semiconductor según la reivindicación 1, en el que en el caso en que el drenador abierto del transistor de canal P (M25) del terminal de control de salida del lado de baja tensión (CON8) está apagado, el terminal de control de salida del lado de baja tensión (CON8) se vuelve al nivel de tensión de la fuente de alimentación negativa de un aparato semiconductor del lado de baja tensión (CI1; CI2) siendo reducido hasta el nivel de tensión de la fuente de alimentación negativa por un componente de resistencia alta (R21).

8. Un aparato semiconductor según la reivindicación 1, en el que el terminal de contacto de entrada del lado de baja tensión (CON12) es elevado hasta el nivel de tensión de la fuente de alimentación positiva;

el terminal de contacto de entrada del lado de baja tensión (CON12) está conectado a una puerta de un transistor PMOS (M1), estando la fuente del transistor PMOS conectada a la fuente de alimentación positiva (Vdd), estando el drenador del transistor PMOS (M1) conectado a la fuente de alimentación negativa (Vss) por una resistencia;

un nudo entre el drenador del transistor PMOS (M1) y la resistencia está conectado a un circuito interno del aparato semiconductor (CI1; CI2) como señal de control, y a la puerta del transistor NMOS (M2);

la fuente del transistor NMOS (M2) está conectada a la tensión de la fuente de alimentación negativa, y el drenador del transistor NMOS (M2) está conectado al terminal de control de salida de alta tensión (CON1).

9. Un aparato semiconductor según la reivindicación 1, en el que el terminal de contacto de entrada del lado de alta tensión (CON5) es reducido hasta el nivel de tensión de la fuente de alimentación negativa (Vss);

el terminal de contacto de entrada del lado de alta tensión (CON5) está conectado a una puerta de un transistor NMOS (M3), estando la fuente del transistor NMOS (M3) conectada a la fuente de alimentación negativa, estando el drenador del transistor NMOS (M3) conectado a la fuente de alimentación positiva (Vdd) por una resistencia (R4);

la fuente y el drenador del transistor NMOS (M3) están conectados a la fuente y el drenador, respectivamente, del transistor NMOS (M4);

una señal de salida procedente de un interior del aparato semiconductor (CI1, CI2) está conectada a la puerta del transistor NMOS (M3) como señal de alarma;

un nodo entre el drenador del transistor NMOS (M3) y la resistencia (R4) está conectado a la puerta de un transistor PMOS (M5); y

la fuente del transistor PMOS (M5) está conectada a la fuente de alimentación positiva (Vdd), y el drenador del transistor PMOS (M5) está conectado al terminal de control de salida del lado de baja tensión (CON8).