CIRCUITO PARA PREVENIR BLOQUEOS DE TEMPORIZADOR DE VIGILANCIA.
SE PRESENTA UN CIRCUITO Y UN METODO PARA LA PREVENCION DEL BLOQUEO PARA SU USO CON UN CIRCUITO TEMPORIZADOR DE VIGILANCIA.
EL CIRCUITO DE PREVENCION DEL BLOQUEO INCLUYE UN CIRCUITO LOGICO (18) PARA RECIBIR UNA PRIMERA SEÑAL (1D812, 1D815) PARA GENERAR UNA SEÑAL DE HABILITACION, Y RESPONDE A UN PRIMER BIT PREDETERMINADO (WDEN) ALMACENADO EN UN REGISTRO DE CONTROL (24) PARA CONTROLAR UNA CARGA DE UNA SEÑAL DE HABILITACION PARA EL REGISTRO DE CONTROL. EL CIRCUITO TEMPORIZADOR DE VIGILANCIA (20) RESPONDE A LA CARGA DE LA SEÑAL DE HABILITACION PARA SER CAPAZ DE RESPONDER A UN SEGUNDO BIT PREDETERMINADO (WDEN) DEL REGISTRO DE CONTROL PARA LA INICIACION DEL CONTROL DE UN CICLO DE TEMPORIZACION DEL CIRCUITO TEMPORIZADOR DE VIGILANCIA. EN RESPUESTA A UNA SEÑAL DE RELOJ (FASE 1, FASE 2) Y DE UN SEGUNDO BIT PREDETERMINADO (WDEN) DEL REGISTRO DE CONTROL, EL CIRCUITO LOGICO SINCRONIZA EL REGISTRO DE CONTROL (36) PARA CARGAR LA SEÑAL DE HABILITACION. TAMBIEN SE PRESENTA UN METODO PARA PREVENIR EL BLOQUEO EN UN CIRCUITO TEMPORIZADOR DE VIGILANCIA, QUE INCLUYE LOS PASOS DE RECIBIR UNA PRIMERA SEÑAL (40); GENERAR UNA SEÑAL DE HABILITACION UTILIZANDO UNA PRIMERA SEÑAL (44); CONTROLAR UN REGISTRO DE CONTROL PARA CARGAR EN EL MISMO LA SEÑAL DE HABILITACION (46); HABILITAR EL CIRCUITO TEMPORIZADOR DE VIGILANCIA PARA RESPONDER A UN BIT PREDETERMINADO DEL REGISTRO DE CONTROL (48, 50); Y CONTROLAR EL INICIO DE UN CICLO DE TEMPORIZACION DEL CIRCUITO TEMPORIZADOR DE VIGILANCIA (52). EL PASO DE RECIBIR LA PRIMERA SEÑAL INCLUYE EL PASO DE RECIBIR UNA SEÑAL DE SELECCION DE MODO DE VIGILANCIA O BIEN UNA SEÑAL DE HABILITACION DEL TEMPORIZADOR; Y EL PASO DE GENERAR LA SEÑAL DE HABILITACION INCLUYE EL PASO DE GENERAR LA SEÑAL DE HABILITACION A PARTIR DE AL MENOS UNA DE ENTRE LA SEÑAL DE SELECCION DE MODO DE VIGILANCIA Y LA SEÑAL DE HABILITACION DEL TEMPORIZADOR. LAS LINEAS DE ENTRADA IDB12 E IDB15 ESTAN CONEXIONADAS EN OR PARA AJUSTAR UN BIT DE HABILITACION DEL TEMPORIZADOR DEL REGISTRO DE CONTROL. EL CIRCUITO DE PREVENCION DE BLOQUEO EVITA EL BLOQUEO SI UN BIT WDEN ES AJUSTADO ANTES DE LA HABILITACION DEL CIRCUITO TEMPORIZADOR DE VIGILANCIA.
Tipo: Resumen de patente/invención.
Solicitante: AT&T CORP..
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 32 AVENUE OF THE AMERICAS,NEW YORK, NY 10013-2412.
Inventor/es: NIESCIER, RICHARD JOSEPH, PRASAD, MOHIT KISHORE.
Fecha de Publicación: .
Fecha Concesión Europea: 22 de Marzo de 2000.
Clasificación Internacional de Patentes:
- G06F11/00 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › Detección de errores; Corrección de errores; Monitorización (detección, corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00).
Patentes similares o relacionadas:
Detección de daño de pantalla para dispositivos, del 8 de Julio de 2020, de Hyla, Inc: Un procedimiento para identificar una condición de una o más pantallas de un dispositivo electrónico, comprendiendo el procedimiento: recibir una solicitud […]
Sistema electrónico que comprende dispositivos electrónicos, disyuntor que comprende dicho sistema, procedimiento de generación de un indicador de desviación en caso de incompatibilidad entre dispositivos y producto de programa de ordenador asociado, del 15 de Enero de 2020, de SCHNEIDER ELECTRIC INDUSTRIES SAS: Sistema electrónico que comprende un conjunto de dispositivos (12A, 12B, 12C, 12D) electrónicos, comprendiendo cada dispositivo (12A, 12B, 12C, 12D) […]
UN MÉTODO Y UN DISPOSITIVO DE PROCESAMIENTO EN PARALELO DE INSTRUCCIONES DE PROGRAMA E INSTRUCCIONES DE TRAZA, del 26 de Septiembre de 2019, de UNIVERSIDAD POLITECNICA DE MADRID: Método y dispositivo de sincronización y ejecución paralela de instrucciones de traza sobre un procesador RISC segmentado. La invención consiste en un dispositivo cuya estructura […]
Sistema y método de calificación para el funcionamiento de plantas de agua helada, del 26 de Junio de 2019, de SIEMENS INDUSTRY, INC: Programa informático integrado en un medio tangible para determinar uno o más efectos de los cambios en una planta de agua helada, que consta […]
Sistema de ciberseguridad, del 29 de Mayo de 2019, de Ironnet Cybersecurity, Inc: Un sistema de ciberseguridad para procesar eventos para producir puntajes, alertas y acciones de mitigación, el sistema que comprende: una pluralidad de […]
Predicción, diagnóstico y recuperación de fallos de aplicaciones en base a patrones de acceso a recursos, del 1 de Mayo de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento implementado por ordenador, para predecir una posible condición de error en un programa de aplicación que se ejecuta […]
PROCEDIMIENTO PARA CONTROL DE DISPOSITIVOS ELECTRODOMÉSTICOS E INSTALACIÓN PARA LLEVARLO A CABO, del 7 de Febrero de 2019, de NUBE PRINT, S.L: Procedimiento e instalación para el control de dispositivos electrodomésticos que emplea sólo los datos necesarios, evitando la saturación de las memorias de los elementos […]
UN MÉTODO Y UN DISPOSITIVO DE PROCESAMIENTO EN PARALELO DE INSTRUCCIONES DE PROGRAMA E INSTRUCCIONES DE TRAZA, del 24 de Enero de 2019, de UNIVERSIDAD POLITECNICA DE MADRID: Método y dispositivo de sincronización y ejecución paralela de instrucciones de traza sobre un procesador RISC segmentado. La invención consiste en un dispositivo cuya estructura […]