UNIDAD DE LOGICA ARITMETICA Y REGISTRO.

APARATO DE LOGICA ARITMETICA Y REGISTRO PARA UTILIZACION EN EL TRATAMIENTO DE DATOS DIGITALES Y QUE PROPORCIONA UNA ARQUITECTURA CONECTADA DIVIDIDA QUE OPERA SOBRE MULTIPLES FORMATOS DE DATOS.

SE EMPLEA UN ARCHIVO DE REGISTROS PARA ALMACENAR PALABRAS DE DATOS. UNA UNIDAD DE LOGICA ARITMETICA PROCESA LAS PALABRAS DE DATOS POR MEDIO DE DOS UNIDADES DE LOGICA ARITMETICA EN PARALELO QUE PROPORCIONAN OPERACIONES DE TRATAMIENTO DE ARITMETICA DE PUNTO FIJO Y FLOTANTE, RESPECTIVAMENTE. LAS DOS UNIDADES DE LOGICA ARITMETICA EN PARALELO PERMITEN EL TRATAMIENTO DE UNA PLURALIDAD DE FORMATOS DE TRATAMIENTO DE DATOS PREDETERMINADOS, INCLUYENDO FORMATOS DE TRATAMIENTO DE PUNTO FIJO DOBLE DE 16 BITS, PUNTO FIJO DE 32 BITS, PUNTO FLOTANTE DE 32 BITS Y DATOS LOGICOS. LOS REGISTROS DE TRATAMIENTO POSTERIOR PROPORCIONAN UN REGISTRO LIMITADOR/DESPLAZADOR , UN BUFFER DE PRIMERO EN ENTRAR PRIMERO, PRIMERO EN SALIR DE TAMAÑO VARIABLE PARA CONTROLAR LA LONGITUD DE LA CONEXION DE REGISTROS, Y LA LOGICA QUE PROPORCIONA LA COLA DE LAS PALABRAS DE DATOS PROCESADAS. EL ARCHIVO DE REGISTROS Y LA UNIDAD DE LOGICA ARITMETICA DE PUNTO FIJO PUEDEN ESTAR ACOPLADOS SELECTIVAMENTE ENTRE SI PARA FUNCIONAR COMO UN ACUMULADOR. ESTA FUNCION PERMITE EL TRATAMIENTO DE PALABRAS DE DATOS DE TAL MODO QUE SE ACUMULAN DOS PALABRAS DE DATOS DE 32 BITS EN UNA PALABRA DE DATOS DE 64 BITS O LAS PALABRAS DOBLES DE DATOS DE 16 BITS SE ACUMULAN EN DOS PALABRAS DE DATOS DE 32 BITS.EL PROCESO QUE UTILIZA EL FORMATO DOBLE DE 16 BITS EMPLEA UN ESQUEMA DE REBOSAMIENTO POTENCIAL QUE PERMITE QUE FUNCIONEN UNA VARIEDAD DE ALGORITMOS DE TRATAMIENTO DE SEÑALES CON CODIGO RELATIVAMENTE COMPACTO.