DISPOSITIVO MULTIACCESO.
UN DISPOSITIVO (MAM) QUE INCLUYE UNA RE-FUENTE DE DATOS (RAM) A UNA PRIMERA (PR) ESTACION Y UNA SEGUNDA ESTACION (LC) QUE SE ACOPLAN.
ESTE DISPOSITIVO UN PRIMER CIRCUITO DE TRANSMISION (DB,MD,LD2,LD1,DBU) QUE SE ACOPLAN A LA REFUENTE COMUN Y A LA PRIMERA Y SEGUNDA ESTACION, UN SEGUNDO CUIRCUITO DE TRANSMISION (DB,MD) QUE SE ACOPLAN A LA REFUENTE COMUN Y A UN CIRCUITO BUFFER (LR;LW) Y UN TERCER CIRCUITO DE TRANSMISION (PISO,SO;SI,SIPO) QUE SE ACOPLAN AL CIRCUITO BUFFER Y A LA SEGUNDA ESTACION CORRESPONDIENTE QUE SE USA EN MOMENTOS PREFIJADOS (T1,T2,T3;T4). EL CIRCUITO TAMBIEN INCLUYE UN CIRCUITO DE PRIORIDAD (CLG,SG) QUE CONCEDE LAS MAS ALTA PRIORIDAD A LAS PETICIONES DE USO DEL PRIMER CIRCUITO DE TRANSMISION Y LA SIGUIENTE PRIORIDAD A LAS PETCIONES DE USO DEL SEGUNDO CIRCUITO DE TRANSMISION EN DECRECIENTE ORDEN DE FRECUENCIA (SOS;SIS) EN MOMENTOS DETERMINADOS.
Tipo: Resumen de patente/invención.
Solicitante: ALCATEL N.V.
BELL TELEPHONE MANUFACTURING COMPANY NAAMLOZE VENNOOTSCHAP.
Nacionalidad solicitante: Países Bajos.
Dirección: STRAWINSKYLAAN 341, (WORLD TRADE CENTER), NL-1077 XX AMSTERDAM.
Inventor/es: HASPESLAGH, DIDIER RENE, RABAEY, DIRK HERMAN LUTGARDIS CORNELIUS.
Fecha de Publicación: .
Fecha Concesión Europea: 30 de Marzo de 1994.
Clasificación Internacional de Patentes:
- G06F13/18 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de procesamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › con control prioritario.
Patentes similares o relacionadas:
PROCEDIMIENTO PARA EL CONTROL DE COMUNICACIONES EN UN SISTEMA DE COMUNICACION ASI COMO SISTEMA DE COMUNICACION CORRESPONDIENTE., del 1 de Mayo de 2006, de ROBERT BOSCH GMBH: Procedimiento para el control de comunicaciones en un sistema de comunicación, especialmente sistema de bus, con las siguientes etapas: - en el caso de […]
MODULO DE INTERFAZ PARA EL APOYO DE LA COMUNICACION ENTRE SISTEMAS DE PROCESADORES., del 16 de Enero de 1996, de SIEMENS AKTIENGESELLSCHAFT: LA COMUNICACION ENTRE SISTEMAS DE PROCESADOR DEBE EXIGIR EL MENOR TIEMPO POSIBLE A TALES SISTEMAS. A ESTE FIN SE APLICA UN MODULO DE INTERFACES […]
SISTEMA DE CONTROL DE PRIORIDAD DE ACCESO PARA ALMACEN PRINCIPAL DE COMPUTADOR., del 1 de Febrero de 1995, de FUJITSU LIMITED: UN SISTEMA DE CONTROL DE PRIORIDAD DE ACCESO PARA ALMACEN PRINCIPAL DE COMPUTADOR, PARA CONTROLAR UNA TRANSMISION DE SEÑAL AL ALMACEN PRINCIPAL , […]
PROCEDIMIENTO PARA LA ACTIVACION DE UNA MEMORIA COMUN DE UN SISTEMA MULTIPROCESADOR CONSTITUIDO POR SISTEMAS MICROPROCESADORES INDIVIDUALES., del 16 de Diciembre de 1993, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para la activación de una memoria común de un sistema multiprocesador constituido por sistemas microprocesadores individuales, en el […]
CIRCUITO PARA EVITAR EL BLOQUEO DE LAS PETICIONES DE ALTA PRIORIDAD A UN CONTROLADOR DE SISTEMA, del 16 de Junio de 1993, de BULL HN INFORMATION SYSTEMS INC.: EL BLOQUEO QUE DEPENDE DE LAS PETICIONES DE UNA MAYOR ALTA PRIORIDAD A UN CONTROLADOR DE SISTEMA SE EVITA MEDIANTE UN CIRCUITO QUE COMPRENDE UN ELEMENTO CONTADOR PARA CONTAR […]
UN CIRCUITO DE CONTROL DE ETIQUETAS EN UN APARATO DE CONTROL DE ACCESO A MEMORIA., del 16 de Julio de 1986, de FUJITSU LIMITED: CIRCUITO DE CONTROL DE ETIQUETA EN DISPOSITIVOS DE CONTROL DE ACCESO A MEMORIA EN COMPUTADORES DIGITALES. EL CIRCUITO SE IMPLEMENTA EN UN COMPUTADOR […]
UNA INSTALACION DE CONTROL DE ACCESO A MEMORIA, DE APLICACION A ORDENADORES., del 16 de Julio de 1986, de FUJITSU LIMITED: SISTEMA PARA EL CONTROL DE ACCESO A MEMORIA. EL SISTEMA TIENE AL MENOS UNA MEMORIA PRINCIPAL QUE COMPRENDE, A SU VEZ, UN CONJUNTO DE BANCOS DE MEMORIA DIVIDIDOS […]