CELDA PARA EL ALMACENAMIENTO DE BITS.
EL INVENTO SE DESCRIBE COMO UNA CELULA DE UN BIT DE MEMORIA MUY RAPIDA PARA SER REALIZADA CON TECNICAS VLSI.
SE PUEDEN EMPAQUETAR MUCHAS DE ESTAS CELULAS DE BIT DE MANERA MUY DENSA. LA CELULA DE BIT COMPRENDE: UN CIRCUITO DE CELULA ( T1, T2, L1, L2, D1, D2; T1, T2, I1, I2, D1, D2) EN EL QUE SE ALMACENA UN VALOR DE BIT, SIENDO DICHO VALOR O "VERDADERO" O "FALSO"; UNA PRIMERA CONEXION (VCC) QUE PROPORCIONA CONSTANTEMENTE UN SUMINISTRO DE VOLTAJE, UNA SEGUNDA, TERCERA Y CUARTA CONEXION ( ACC, D, D*) CADA UNA DE LAS CUALES ES INICIALIZABLE EN DISTINTOS ESTADOS DE CONTROL; EL CIRCUITO DE CELULA MENCIONADO ES DE TAL FORMA QUE CADA COMBINACION DE DICHOS ESTADOS DE CONTROL EN LAS CONEXIONES SEGUNDA, TERCERA Y CUARTA INICIALIZA LA CELULA DE MEMORIA DE BIT EN UN ESTADO UNICO DE ENTRE UN CONJUNTO DE ESTADOS FUNCIONALES.
Tipo: Resumen de patente/invención.
Solicitante: CARLSTEDT ELEKTRONIK AB.
Nacionalidad solicitante: Suecia.
Dirección: INDUSTRIVAGEN 55,S-433 61 PARTILLE.
Inventor/es: CARLSTEDT, LARS, GUNNAR.
Fecha de Publicación: .
Fecha Solicitud PCT: 1 de Agosto de 1991.
Fecha Concesión Europea: 6 de Abril de 1994.
Clasificación Internacional de Patentes:
- G11C11/412 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › utilizando únicamente transistores de efecto de campo.
- G11C11/419 G11C 11/00 […] › Circuitos de lectura-escritura [R-W].
- G11C15/00 G11C […] › Memorias digitales en las que la información, que tiene una o más partes características, es escrita en la memoria o es leída por medio de la búsqueda de una o varias de estas partes características, es decir, memorias asociativas o memorias direccionable por su contenido.
Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Finlandia, Rumania, Oficina Europea de Patentes, Australia, Barbados, Bulgaria, Brasil, Canadá, Hungría, Japón, República de Corea, Sri Lanka, Madagascar, Mongolia, Malawi, Noruega, Polonia, Sudán, Estados Unidos de América, República Popular Democrática de Corea, Checoslovaquia, Unión Soviética.
Patentes similares o relacionadas:
SISTEMA DE MEMORIA ASOCIATIVA BASADA EN LA ABSTRACCIÓN DIAGRAMÁTICA DE CONTENIDOS ESPECIFICADOS COMO ESTRUCTURAS ATRIBUTO-VALOR, del 17 de Noviembre de 2016, de UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO: Se presenta un sistema de memoria asociativa para guardar, reconocer y retribuir contenidos representados como estructuras Atributo-Valor, donde dichas estructuras […]
Sistema y método de lectura y escritura de una memoria digital, del 23 de Octubre de 2015, de UNIVERSIDAD DEL PAÍS VASCO - EUSKAL HERRIKO UNIBERTSITATEA (UPV/EHU): Sistema y método de lectura y escritura de una memoria digital que permite acelerar la localización de uno o más datos que se desean buscar segmentando dicha […]
MEJORAS EN EL SEGUIMIENTO DE LA MIRADA EN UN COMPROBADOR DE CAMPO VISUAL., del 16 de Marzo de 2005, de CARL ZEISS CARL-ZEISS-STIFTUNG, TRADING AS CARL ZEISS: ES DESCRITO UN APARATO TESTADOR DE CAMPO Y EL METODO EN EL CUAL EL MOVIMIENTO GRADUAL DEL ACOPADO DE BARBILLA QUE SOPORTA LA CABEZA PARA […]
ALMACEN DE MEMORIA DIRECCIONABLE., del 16 de Octubre de 1997, de ADVANCED MICRO DEVICES INC.: UN SISTEMA DE MEMORIA DIRECCIONABLE INCLUYE UNA LINEA DE CELULAS DE MEMORIA DISPUESTAS EN FILAS Y COLUMNAS EN UN ALMACEN DE CELULAS DE N BITS POR M PALABRAS, CON […]
PROCESADOR DE REDUCCION., del 16 de Mayo de 1994, de CARLSTEDT ELEKTRONIK AB: SE PROPORCIONA UN PROCESADOR DE REDUCCION, EL CUAL SE CONTROLA MEDIANTE UN PROGRAMA QUE TIENE UNA ESTRUCTURA Y QUE ESTA ADAPTADO DE MANERA QUE REDUZCA DICHA ESTRUCTURA […]
MATRIZ DE MEMORIA DIRECCIONABLE., del 1 de Enero de 1994, de ADVANCED MICRO DEVICES INC.: UNA MATRIZ DE MEMORIA DIRECCIONABLE INCLUYE UNA MATRIZ DE CELULAS QUE CONTIENEN BITS CONFIGURADOS EN N BITS POR PALABRA. EL PRIMER BIT DE […]
PERFECCIONAMIENTOS EN LA CONSTRUCCION DE PROGRAMADORES UNIVERSALES DE MEMORIAS PROGRAMABLES, del 16 de Noviembre de 1984, de MARES MARTI,ALBERTO: PROGRAMADOR UNIVERSAL DE MEMORIAS PROGRAMABLES.LAS MEMORIAS PROGRAMABLES DEL PROGRAMADOR ESTAN DISPUESTAS EN MODULOS SEPARABLES E INTERCAMBIABLES EN UN MISMO APARATO […]
Generación de señal de reloj y control para dispositivos de memoria de alto rendimiento, del 19 de Junio de 2019, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: un primer generador de reloj configurado para generar una primera señal de reloj (RCLKb) utilizada para operaciones […]