UNA MEMORIA ELECTRONICA DE PEQUEÑA CAPACIDAD PARA USARSE EN UNA UNIDAD CENTRAL DE PROCESO.
UN SISTEMA DE TRATAMIENTO DE DATOS. TIENE UNA UNIDAD CENTRAL DE TRATAMIENTO (CPU) CAPAZ DE EJECUTAR INSTRUCCIONES DE PROGRAMA DE ARITMETICA BINARIA Y DECIMAL.
LA UNIDAD DE CPU INCLUYE UN MICROPROCESADOR QUE EJECUTA LAS INSTRUCCIONES DE PROGRAMA DE ARITMETICA BINARIA BAJO CONTROL DE SOPORTE LOGICO INALTERABLE. LA UNIDAD CPU INCLUYE TAMBIEN CIRCUITOS LOGICOS DE INSTRUCCION COMERCIAL QUE SE UTILIZAN EN COMBINACION CON EL MICROPROCESADOR PARA EJECUTAR OPERACIONES ARITMETICAS DECIMALES. LOS CIRCUITOS LOGICOS DE INSTRUCCION COMERCIAL FUNCIONAN TAMBIEN BAJO CONTROL DE SOPORTE LOGICO INALTERABLE ESTANDO CONTROLADO EL DIRECCIONAMIENTO DE LAS MICROINSTRUCCIONES DE SOPORTE LOGICO INALTERABLE POR EL MICROPROCESADOR. TAMBIEN SE EXPONE EL METODO MEDIANTE EL CUAL LA UNIDAD CPU REALIZA LAS OPERACIONES ARITMETICAS DECIMALES DE SUMA RESTA MULTIPLICACION Y DIVISION Y EL METODO UTILIZADO PARA CONVERTIR UN NUMERO EXPRESADO EN UN FORMATO BINARIO EN UN NUMERO EN UN FORMATO DECIMAL Y EL METODO UTILIZADO PARA CONVERTIR UN NUMERO EN UN FORMATO DECIMAL EN UN NUMERO EN UN FORMATO BINARIO.
Tipo: Resumen de patente/invención.
Solicitante: HONEYWELL INFORMATION SYSTEMS INC..
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 3800 W.80TH STREET,MINNEAPOLIS,MINNESOTA 55431, U.S.A..
Fecha de Solicitud: 28 de Septiembre de 1984.
Fecha de Publicación: .
Fecha de Concesión: 24 de Junio de 1985.
Clasificación Internacional de Patentes:
- G06F9/30 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Disposiciones para ejecutar instrucciones de máquinas, p. ej. decodificación de instrucciones (para ejecutar microinstrucciones G06F 9/22).
Patentes similares o relacionadas:
Método y equipo para realizar una reorganización de bits de un vector, del 29 de Julio de 2020, de INTEL CORPORATION: Un procesador que comprende:
un decodificador para decodificar una instrucción de reorganización de bits de un vector, comprendiendo […]
Control de ejecución de hilos en un procesador multihilo, del 24 de Junio de 2020, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para controlar la ejecución de hilos en un entorno informático, comprendiendo dicho método: detener , mediante un hilo […]
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Operaciones SIMD de anchura mixta que tienen operaciones de elementos pares y de elementos impares usando un par de registros para elementos de datos anchos, del 25 de Marzo de 2020, de QUALCOMM INCORPORATED: Un procedimiento para realizar una operación de tipo "una instrucción, múltiples datos" (SIMD) de anchura mixta, comprendiendo el procedimiento: recibir , […]
Transformar especificadores de instrucción no contiguos a especificadores de instrucción contiguos, del 19 de Febrero de 2020, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un producto de programa informático para emular instrucciones en un entorno informático, comprendiendo el producto de programa informático: un medio de almacenamiento […]
Predicados uniformes en sombreadores para unidades de procesamiento de gráficos, del 11 de Diciembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento para procesar datos, comprendiendo el procedimiento: recibir una indicación de que todos los subprocesos de una urdimbre […]
Aumento de protocolo de coherencia para indicar estado de transacción, del 4 de Diciembre de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método implementado por ordenador para implementar un protocolo de coherencia, comprendiendo el método: enviar , por un procesador (112a) solicitante, […]
Procedimientos y aparatos para predecir la no ejecución de instrucciones de no bifurcación condicional, del 15 de Mayo de 2019, de QUALCOMM INCORPORATED: Un procedimiento para manejar una instrucción de no bifurcación condicional, que comprende: identificar una instrucción […]