SISTEMA DE COMPUTADORES TOLERANTE A FALLOS, METODO PARA LA RESINCRONIZACION DEL MISMO Y PROGRAMA PARA SU RESINCRONIZACION.

Un sistema de computadores tolerante de fallos con sincronización por paso de bloqueo que incluye una pluralidad de módulos

(100, 200, 300) de computación que tienen un procesador (101, 102, 201, 202, 301, 302) y una memoria (104, 204, 304), en el que cada módulo (100, 200, 300) de computación procesa la misma cadena de instrucciones con sincronización entre sí, y que además comprende un detector (702) de fallos que monitoriza la existencia/no existencia de un fallo en todo el sistema, un dispositivo (700) de monitorización de bus que monitoriza un acceso del procesador de cada uno de dichos módulos (100, 200, 300) de computación a un bus (103, 203, 303) externo y cuando detecta discrepancia en la salida entre los respectivos módulos (100, 200, 300) de computación, notifica una interrupción a cada uno de dichos procesadores, y un controlador (701) de sincronización que re- sincroniza cada módulo (100, 200, 300) de computación ajustando la temporización de una respuesta a un acceso desde cada uno de dichos procesadores que es causada por dicha interrupción, caracterizado porque dicho dispositivo (700) de monitorización de bus notifica dicha interrupción a cada uno de dichos procesadores, encolando así una tarea predeterminada que es una tarea que consiste en ejecutar un acceso a un recurso predeterminado en dicho controlador (701) de sincronización, para re-sincronizar los módulos (100, 200, 300) de computación, si dicho detector (702) de fallos no detecta ningún fallo, y porque dicho controlador (701) de sincronización transmite una respuesta a todos los módulos (100, 200, 300) de computación simultáneamente, cuando se reciben accesos a dicho recurso desde todos los procesadores.

Tipo: Resumen de patente/invención.

Solicitante: NEC CORPORATION.

Nacionalidad solicitante: Japón.

Dirección: 7-1, SHIBA 5-CHOME, MINATO-KU,TOKYO.

Inventor/es: AINO, SHIGEYUKI, YAMAZAKI, SHIGEO.

Fecha de Publicación: .

Fecha Concesión Europea: 28 de Septiembre de 2005.

Clasificación Internacional de Patentes:

  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > Detección de errores; Corrección de errores; Monitorización... > G06F11/16 (Detección o corrección de errores en un dato por redundancia en el hardware)
google+ twitter facebookPin it
SISTEMA DE COMPUTADORES TOLERANTE A FALLOS, METODO PARA LA RESINCRONIZACION DEL MISMO Y PROGRAMA PARA SU RESINCRONIZACION.